一种基于FPGA的DDR3物理层校准方法，涉及集成电路技术，本发明包括下述步骤：(1)恢复读采样时钟：从颗粒发出的DQS中提取与读DQS同频同相的读采样时钟和对其分频得到的二分频时钟；(2)确定从向颗粒发送读命令到收到数据的之间的时延周...

带有电感耦合电路的集成电路，涉及集成电路技术。本发明的电感耦合电路包括：第一电感，其第一端接焊盘，第二端接第一参考点，第一参考点通过第二电容接地，所述第二电容为ESD保护器件的寄生电容；第二电感，其第一端接第一参考点，其第二端接第一差分...

片内时钟网络延时测试方法和测试电路，涉及集成电路技术，本发明的测试方法包括下述步骤：1)芯片内部的时钟管理电路模块提供控制时钟信号和N路测试时钟信号，各测试时钟信号的相位相同，N为大于2的整数；2)构造N个测试支路，每一测试支路包括一个...

数据排序方法和硬件加速并行排序电路，涉及集成电路技术。本发明的数据排序方法包括下述步骤：1)构造一个长度与待排序数列的长度相同的存储数列，依据预定排序方式确定比较逻辑和存储数列填充方式；2)构造一个长度与待排序数列的长度相同的中间数列和...

高线性度动态放大器，涉及集成电路技术，本发明包括第一差分支路和第二差分支路，第一差分支路由串联于高电平端和地电平端之间的第一MOS管和第二MOS管构成，第一MOS管和第二MOS管的连接点为第二输出端；第二差分支路由串联于高电平端和地电平...