本发明涉及一种适用于三维堆叠芯片直接键合的超深孔制备方法，包括：提供半导体芯片，所述芯片制作有功能结构及第一小孔；将所述芯片减薄到预设厚度或刻蚀阻挡层；将所述芯片背面涂胶，与芯片正面已有功能结构及对准结构对准、曝光、显影；从所述芯片背面...

本发明涉及一种通过牺牲层实现三维堆叠芯片连接的方法，包括：提供至少两层待堆叠的多层芯片，每层芯片包括功能结构、第一易结合层和/或第二易结合层；其中，至少一层芯片还包括牺牲层和连接孔；将多层芯片按功能要求对准、堆叠并键合，形成堆叠芯片；采...

本发明公开了一种基于光刻设备的多层堆叠芯片及多层堆叠方法，包括：采用第一掩膜版对N片相同结构的基础芯片制作相同基础连接垫。更换为第二掩膜版；采用第一基础芯片，设置第一掩膜版偏移距离，和/或第一基础芯片光刻机载台的第一偏移距离，曝光后制作...

本发明公开了一种基于相同基础芯片的多层堆叠芯片及多层堆叠方法，包括：第一芯片，采用第一掩膜版在第一基础芯片上光刻制作第一连接垫获得；第二芯片，采用第二掩膜版在第二基础芯片上光刻制作第二连接垫获得；以此类推；第N芯片，采用第N掩膜版在第N...

本发明公开了一种基于相同基础芯片和不同连接结构制备多层堆叠用不同芯片的方法，所述方法包括：采用第一掩膜版在第一基础芯片上光刻制作第一连接结构，以获得第一芯片；采用第二掩膜版在第二基础芯片上光刻制作第二连接结构，以获得第二芯片；重复上述步...

本发明公开了一种基于相同基础芯片和光刻偏移参数制备多层堆叠用不同芯片的方法，所述方法包括：采用第一掩膜版，在N片具有相同结构的基础芯片上制作相同孔结构，获得N片有相同孔结构的基础芯片，所述基础芯片包括第一基础芯片、第二基础芯片，……，第...

本发明公开了一种超薄半导体实现方法，包括：将完成功能结构制作的半导体基片的器件层朝向载片与其结合，使得半导体基片（J1）的衬底（10）裸露；半导体基片还包括与衬底依次层叠的腐蚀阻挡层和半导体层，半导体层包括缓冲层和器件层；缓冲层用于防止...

本发明公开了有环形边缘支撑结构的超薄半导体减薄方法，包括：将完成功能结构制作的半导体基片放置在载片上与其结合；半导体基片包括依次层叠的衬底、腐蚀阻挡层、半导体层，半导体层包括缓冲层和器件层；缓冲层用于防止器件层在衬底减薄去除前后功函数变...

本发明公开了一种半导体结构，适用于腐蚀减薄工艺来实现超薄半导体；半导体结构包括依次层叠的衬底、腐蚀阻挡层和半导体层；半导体层包括缓冲层和器件层；缓冲层用于防止器件层在衬底腐蚀减薄去除前后功函数变化影响；腐蚀阻挡层用于在腐蚀减薄工艺中阻挡...

本申请公开了多芯片高密度连接的光刻技术实现方法，包括：获取反映待曝光衬底上存在的原有图形单元的位置分布信息的衬底地图；根据衬底地图生成反映待装载的掩膜版需要曝光的原有图形单元在衬底上的位置分布信息的子地图；掩膜版上设置有将设定方向上至少...

本申请公开了一种用于集成电路的静电放电防护的静电放电防护结构，包括第一芯片；第一芯片包括外围电路和内核电路；外围电路第一端口的第一外围连接垫、与第一外围连接垫相连接的第一静电放电防护电路；内核电路包括内核外接接口电路、内核内接接口电路、...

本申请公开了一种大曝光场的光刻技术实现方法、芯片级芯片互连方法以及光刻设备。该大曝光场的光刻技术实现方法应用于光刻设备，光刻设备包括0.1至2.5倍缩小倍率的投影系统，包括：将有图形的待曝光衬底装载至载物台，通过衬底上的对准标记进行对准...

本申请公开了多芯片高密度连接光刻技术的实现方法、用于多芯片互连的光刻技术的实现方法、芯片级芯片互连方法、掩膜版线条的制作方法以及光刻设备，多芯片高密度连接光刻技术的实现方法包括：选择第一掩膜版通过第二对准标记与第一M×N芯片组中第一原有...

本申请公开了多芯片高密度连接的光刻技术实现方法、芯片级芯片互连方法、掩膜版线条的制作方法以及光刻设备，光刻技术实现方法包括：选择第一掩膜版通过第二对准标记与第一原有图形单元对准曝光，将第一掩膜版图形转移到第一曝光区域；将衬底纵向移动M倍...