ARM有限公司专利技术

ARM有限公司共有1319项专利

  • 本技术总体涉及相关电子开关元件,并且更具体地,可以涉及感测相关电子开关元件的阻抗状态。
  • 本文描述的各种实现方式涉及一种集成电路,集成电路具有被布置为用作锁存器的第一器件。第一器件可以包括内部器件和外部器件。集成电路可以包括耦接到第一器件且被布置为用作电平转换器的第二器件。第二器件可以包括上部器件和下部器件。下部器件可以交叉...
  • 数据处理系统中的硬件单元的同步。数据处理系统(400)包括:一个或更多个生产者处理单元(206、208),该一个或更多个生产者处理单元(206、208)可操作以产生数据输出;以及一个或更多个消费者处理单元(206、210),该一个或更多...
  • 提供了用于管理对能力的使用的设备和方法。该设备具有用于执行指令的处理电路,以及多个能力存储元件,该多个能力存储元件可由处理电路进行访问并且被布置为存储用于约束由处理电路在执行指令时所执行的操作的能力。处理电路可在多个异常级别处进行操作,...
  • 本公开涉及用于集成电路的互连网络。一种用于在集成电路的多个节点之间提供数据传输的互连网络包括:许多端点,所述许多端点用于与所述集成电路的相应的节点交换数据;主网络,该主网络用于从源端点向目的地端点路由主净荷;以及冗余网络,该冗余网络用于...
  • 本公开涉及图像处理。一种对象分类器,其使用以对象定义层级进行布置的对象定义的集合,包括至少第一组粗略等级对象定义和第二组精细等级对象定义。对象分类器被布置为通过以下操作来配置第一对象分类循环和第二后续对象分类循环:在第一对象分类循环中选...
  • 本公开提供了针对在第一和第二时钟域之间传输的主信号的错误检查。一种用于在两个时钟域之间传输信号的装置和方法,其中两个时钟域中的时钟信号的相位和频率中的至少一者未对准。该装置包括:第一时钟域中的第一主接口和第一冗余接口,分别用于接收主信号...
  • 本技术总体涉及用于关联电子开关(CES)器件的操作的方法、系统和设备。一方面,CES器件可以被置于导电或低阻抗状态,或者绝缘或高阻抗状态。在一个实施方式中,编程信号可以被施加在CES器件上,该编程信号具有足够高的电流以将CES器件永久地...
  • 一种虚拟链路缓冲器提供处理线程或核心之间的通信。第一缓存能够由第一处理设备访问并且第二缓存能够由第二处理设备访问。互连结构耦合在所述第一缓存与所述第二缓存之间并包括链路控制器。所述第一缓存中的生产者缓存行存储由所述第一处理设备产生的数据...
  • 图形处理。图形处理器执行关于渲染输出的区域的图形处理。所述图形处理包括获取与所述区域的期望分辨率相对应的缩放因子。所述图形处理还包括,根据期望分辨率,获取要针对所述区域渲染的缩放图形几何形状,并且选择所述区域的、要关于所述区域进行渲染的...
  • 电气部件形成有具有随机电气特性(例如电阻或电容)的定向自组装部分。可以通过使用具有包括随机诱导特征的引导结构(2)的定向自组装聚合物来产生随机图案。具有随机电气特性的电气部件可以用于依赖于电气特性的随机变化的电路中,例如物理不可克隆函数...
  • 本发明公开了一种电动电机和使用电动电机的方法,所述电动电机包括多个感应线圈。所述感应线圈可配置为双向地传导电流。所述感应线圈的端子可耦合至电源总线上的共同节点,所述电源总线耦合至电源。从所述电源总线在第一感应线圈中流动的电流可很大程度上...
  • 本公开描述了用于在采用事务存储器的系统中管理缓存结构的技术。装置包括处理电路和缓存结构,该处理电路用于响应于指令而执行数据处理操作,该处理电路包括事务存储器支持电路,用于支持事务执行,并且该缓存结构包括用于存储供处理电路访问的数据的多个...
  • 本技术总体涉及诸如导电元件的设备,该设备用于将关联电子开关元件置于第一和第二阻抗状态。在实施例中,在将CES元件耦合在公共电源电压和对应的位线之间的第一和第二阶段期间,导电元件被连续地维持为至少部分闭合。
  • 数据处理系统。在数据处理系统的处理资源将执行在主处理器上运行的应用的处理任务时,主处理器准备使得处理资源执行处理任务的多个命令流(70、71)。在要对命令(70)流添加的处理任务(72)与将在另一命令流(71)中包括的处理任务(74)具...
  • 一种装置具有监测数据存储器,该监测数据存储器用来存储监测数据,该监测数据指示内存地址空间中要被监测改变的区域,该等区域可包括至少两个非邻接的区域。处理电路响应于更新监测指令而更新监测数据。监测电路监测对于内存系统所进行的存取且在与受监测...
  • 本文描述的各种实施方式涉及具有第一锁存电路的集成电路,所述第一锁存电路具有锁存多个输入数据信号的多个第一锁存器。集成电路可以包括第二锁存电路,第二锁存电路具有单个第二锁存器,单个第二锁存器接收来自多个第一锁存器的锁存的多个输入数据信号,...
  • 本文描述的各种实施方式涉及一种错误检测和纠正电路。一种集成电路可以包括锁存电路,该锁存电路具有每个位单元行的锁存器,该锁存器将有效匹配数据锁存到每个位单元行的锁存器中。该集成电路可以包括优先级编码电路,该优先级编码电路从每个位单元行的锁...
  • 提供了一种数据处理装置、一种操作数据处理装置的方法、一种非暂态计算机可读存储介质、以及一种指令。该指令指定第一源寄存器、第二源寄存器、以及索引。响应于该指令而生成控制信号,引发处理电路针对第一源寄存器和第二源寄存器中的每个数据群组执行数...
  • 提供了数据处理装置、操作数据处理装置的方法、非暂态计算机可读存储介质和指令。该指令指定第一源寄存器和第二源寄存器。响应于该指令,生成控制信号,从而使处理电路执行点积运算。为了该运算,从第一源寄存器和第二源寄存器中的每一个中提取至少第一数...