【技术实现步骤摘要】
电平转换锁存器电路
技术介绍
本节旨在提供与理解本文中所描述的各种技术相关的信息。正如本节的标题所暗示的，这是对相关技术的讨论，其绝不暗示它是现有技术。一般地，相关技术可以被认为是现有技术或者可以不被认为是现有技术。因此，应当理解的是，本节中的任何陈述应当从这个角度来解读，而不应作为对现有技术的任何承认。在常规电路设计中，存储器通常具有通电顺序，设计者必须遵循通电顺序以避免直流(DC)路径。例如，一些核心电压相关的存储器必须先上电，并稍后断电，以避免过度泄漏。此外，在一些实例中，在正常操作期间，核心电压和外围电压必须是接通的，以用于电源门控(PG)实例和非PG实例二者。如果PG引脚处于核心电压范围内，则可以将外围电压断电，并且有时可以降低核心电压以便在保持模式下操作。此外，在一些实例中，保持电压电平可以通过技术节点及其比特单元确定。然而，与保持模式有关的常规电路设计可能是低效的，并且消耗较大面积。附图说明本文参考附图描述了各种技术的实现方式。然而，应当理解，附图仅示出了本文所描述的各种实现方式，并不意在限制本文所描述的各种
【技术保护点】
1.一种集成电路，包括：/n第一器件，被布置为用作锁存器，其中所述第一器件包括内部器件和外部器件；/n第二器件，耦接到所述第一器件且被布置为用作电平转换器，其中所述第二器件包括上部器件和下部器件，其中所述下部器件的输出交叉耦接到所述内部器件和所述上部器件的栅极；以及/n输入信号，施加到所述外部器件和所述下部器件的栅极，从而根据所述下部器件的输出来生成输出信号，将所述输出信号施加到所述内部器件和所述上部器件的栅极以激活对所述输出信号的锁存。/n
【技术特征摘要】
20180608 US 16/004,0091.一种集成电路，包括：
第一器件，被布置为用作锁存器，其中所述第一器件包括内部器件和外部器件；
第二器件，耦接到所述第一器件且被布置为用作电平转换器，其中所述第二器件包括上部器件和下部器件，其中所述下部器件的输出交叉耦接到所述内部器件和所述上部器件的栅极；以及
输入信号，施加到所述外部器件和所述下部器件的栅极，从而根据所述下部器件的输出来生成输出信号，将所述输出信号施加到所述内部器件和所述上部器件的栅极以激活对所述输出信号的锁存。
2.根据权利要求1所述的集成电路，其中，所述第一器件和所述第二器件包括晶体管。
3.根据权利要求2所述的集成电路，其中，所述第一器件包括N型金属氧化物半导体NMOS晶体管，以及其中，所述第二器件包括P型金属氧化物半导体PMOS晶体管。
4.根据权利要求1所述的集成电路，其中，所述输入信号包括第一保持信号NRET和第二保持信号BRET。
5.根据权利要求1所述的集成电路，其中，所述输出信号包括反馈信号，所述反馈信号具有第一反馈信号NLVL和第二反馈信号NRETC。
6.根据权利要求5所述的集成电路，其中，所述第一反馈信号NLVL从所述下部器件中的第一下部器件输出，且被施加到所述内部器件中的第一内部器件的栅极和所述上部器件中的第一上部器件的栅极。
7.根据权利要求5所述的集成电路，其中，所述第二反馈信号NRETC从所述下部器件中的第二下部器件输出，且被施加到所述内部器件中的第二内部器件的栅极和所述上部器件中的第二上部器件的栅极。
8.根据权利要求7所述的集成电路，还包括逻辑门，所述逻辑门耦接到所述下部器件中的第二下部器件的输出，其中，所述逻辑门从所述下部器件中的第二下部器件接收所述第二反馈信号NRETC。
9.根据权利要求8所述的集成电路，其中，所述逻辑门包括反相器，以及其中，所述反相器接收并反转所述第二反馈信号NRETC，以便提供互补的保持信号RETC作为所述集成电路的保持控制输出信号。
10.根据权利要求1所述的集成电路，其中，所述输入信号被施加到所述外部器件和所述下部器件的栅极以激活保持控制。
11.根据权利要求1所述的集成电路，其中，所述集成电路包括以电平转换功能和锁存器功能操作的电平转换锁存器。
12.一种集成电路，包括：
第一电路，在第一电...
【专利技术属性】
技术研发人员：安迪·旺坤·陈，赛·西哈沙·马纳普拉加达，李逸聪，庄耀功，比卡斯·迈蒂，桑贾伊·曼加勒，陈欣宇，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国;GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。