The present disclosure relates to an interconnection network for integrated circuits. An interconnection network for providing data transmission between multiple nodes of an integrated circuit includes: a plurality of endpoints for exchanging data with corresponding nodes of the integrated circuit; a main network for routing the main payload from the source endpoint to the destination endpoint; and a redundant network for routing the redundant payload to the destination endpoint, The redundant payload includes a first check code calculated based on at least a part of the primary payload, which has fewer bits than the at least part of the primary payload. The destination endpoint includes an error checking circuit for performing an error checking operation to calculate a second check code based on the main payload received via the main network, and to verify the integrity of the main payload based on the comparison between the second check code and the first check code received via the redundant network.
【技术实现步骤摘要】
用于集成电路的互连网络
本技术涉及集成电路的领域。更具体地其涉及用于在集成电路的节点之间提供数据访问的互连。
技术介绍
集成电路(例如片上系统)可以包括许多组件,所述许多组件可以通过发出指定目标地址的数据访问请求来进行通信。可以提供在集成电路的节点之间提供数据传输的互连网络。
技术实现思路
至少一些示例提供一种用于在集成电路的多个节点之间提供数据传输的互连网络,包括:多个端点,所述多个端点各自用于与所述集成电路的相应的节点交换数据;主网络,所述主网络用于从源端点向目的地端点路由主净荷;冗余网络,所述冗余网络用于向所述目的地端点路由冗余净荷,所述冗余净荷包括基于所述主净荷的至少一部分计算的第一校验码,所述第一校验码具有比所述主净荷的所述至少一部分更少的位;其中,所述目的地端点包括错误校验电路,所述错误校验电路用于执行错误校验操作以基于经由所述主网络接收到的所述主净荷计算第二校验码,并且基于所述第二校验码与经由所述冗余网络接收到的所述第一校验码的比较来验证所述主净荷的完整性。可以提供存储介质来存储表示如上面所讨论的互连网络的设计的电子设计文件。所述存储介质可以是非暂时性存储介质。至少一些示例提供一种生成电子设计文件的计算机实现的方法,所述电子设计文件表示用于在集成电路的节点之间提供数据传输的互连网络的设计;所述方法包括:响应于识别要通过所述互连网络连接的所述节点的设计规范数据,生成指定所述互连网络的所述电子设计文件,所述互连网络包括:多个端点,所述多个端点各自用于与所述集成电路的相应的 ...
【技术保护点】
1.一种用于在集成电路的多个节点之间提供数据传输的互连网络,包括:/n多个端点,所述多个端点各自用于与所述集成电路的相应的节点交换数据;/n主网络,所述主网络用于从源端点向目的地端点路由主净荷;/n冗余网络,所述冗余网络用于向所述目的地端点路由冗余净荷,所述冗余净荷包括基于所述主净荷的至少一部分计算的第一校验码,所述第一校验码具有比所述主净荷的所述至少一部分更少的位;/n其中,所述目的地端点包括错误校验电路,所述错误校验电路用于执行错误校验操作,以基于经由所述主网络接收到的所述主净荷来计算第二校验码,并且基于所述第二校验码与经由所述冗余网络接收到的所述第一校验码的比较来验证所述主净荷的完整性。/n
【技术特征摘要】
20180525 US 15/989,2261.一种用于在集成电路的多个节点之间提供数据传输的互连网络,包括:
多个端点,所述多个端点各自用于与所述集成电路的相应的节点交换数据;
主网络,所述主网络用于从源端点向目的地端点路由主净荷;
冗余网络,所述冗余网络用于向所述目的地端点路由冗余净荷,所述冗余净荷包括基于所述主净荷的至少一部分计算的第一校验码,所述第一校验码具有比所述主净荷的所述至少一部分更少的位;
其中,所述目的地端点包括错误校验电路,所述错误校验电路用于执行错误校验操作,以基于经由所述主网络接收到的所述主净荷来计算第二校验码,并且基于所述第二校验码与经由所述冗余网络接收到的所述第一校验码的比较来验证所述主净荷的完整性。
2.根据权利要求1所述的互连网络,其中,所述主网络和所述冗余网络包括同一物理信道上的第一虚拟信道和第二虚拟信道。
3.根据权利要求1所述的互连网络,其中,所述冗余网络被配置为相对于所述主净荷在所述主网络上的传输延迟所述冗余净荷的传输。
4.根据权利要求1所述的互连网络,其中,所述主网络包括含有通过第一时钟信号计时的组件的一部分;并且
所述冗余网络包括含有通过第二时钟信号计时的组件的一部分,所述第二时钟信号独立于所述第一时钟信号并与所述第一时钟信号同步。
5.根据权利要求1所述的互连网络,其中,所述主净荷包括网络控制信号,所述网络控制信号用于控制所述主网络的组件以将所述主净荷从所述源端点路由到所述目的地端点;并且
所述冗余净荷包括所述网络控制信号的子集,所述网络控制信号的子集用于控制所述冗余网络的组件以将所述冗余净荷从所述源端点路由到所述目的地端点。
6.根据权利要求5所述的互连网络,其中,所述错误校验操作独立于在所述主净荷中发送的所述网络控制信号中的至少一个。
7.根据权利要求1所述的互连网络,其中,所述冗余网络包括至少一个中间组件,所述至少一个中间组件各自被配置为将所述冗余净荷从上游组件路由到下游组件;
其中,至少对于所述上游组件和所述下游组件两者都被配置为响应于同步时钟信号而操作的同步中间组件,所述同步中间组件被配置为独立于所述冗余净荷与从在所述主网络上发送的所述主净荷导出的信息的任何比较而将所述冗余净荷从所述上游组件路由到所述下游组件。
8.根据权利要求1所述的互连网络,其中,所述主净荷包括含有可变大小的可变数量的分片的分组。
9.根据权利要求8所述的互连网络,其中,所述主网络包括至少一个调整大小的组件以将所述主净荷的分片的大小调整为不同大小的分片。
10.根据权利要求8所述的互连网...
【专利技术属性】
技术研发人员:安德鲁·戴维·图恩,耿光辉,徐政,
申请(专利权)人:ARM有限公司,
类型:发明
国别省市:英国;GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。