本发明题为“3D NAND高长径比串和沟道”。本公开的方面涉及形成完整的层堆叠。形成完整的层堆叠可以包括在第一基板上形成第一层堆叠以及在第二基板上形成第二层堆叠。第一层堆叠可以结合到第二层堆叠。可以去除第一基板或第二基板。在结合第一层堆...

本发明题为“3D NAND高长径比串和沟道”。本公开的方面涉及形成完整的层堆叠。形成完整的层堆叠可以包括在第一基板上形成第一层堆叠以及在第二基板上形成第二层堆叠。第一层堆叠可以结合到第二层堆叠。可以去除第一基板或第二基板。在结合第一层堆...

本发明题为“堆叠中抽取的NAND逻辑部件”。微电子封装件可包括具有各自沿第一方向和第二方向延伸的第一表面和第二表面的衬底、具有存储器存储阵列的NAND晶片、被配置为用作位线驱动器的位线驱动器小芯片，以及被配置为用作字线驱动器的字线驱动器...

本发明的一些实施例提供了一种三维(3D)电路，该三维(3D)电路通过将两个或更多个集成电路(IC)裸片垂直堆叠以至少部分地重叠而形成。在这种布置中，在每个裸片上限定的几个电路块(1)与在一个或多个其他裸片上限定的其他电路块重叠，并且(2...

本发明的一些实施例提供了一种三维(3D)电路，所述三维(3D)电路通过使两个或更多个集成电路(IC)裸片堆叠成至少部分地重叠并且共享分配功率信号、时钟信号和/或数据总线信号的一个或多个互连层而形成。所述共享互连层包括承载功率信号、时钟信...

本发明题为“3D NAND高长径比串和沟道”。本公开的方面涉及形成完整的层堆叠。形成完整的层堆叠可以包括在第一基板上形成第一层堆叠以及在第二基板上形成第二层堆叠。第一层堆叠可以结合到第二层堆叠。可以去除第一基板或第二基板。在结合第一层堆...

本发明题为“堆叠中抽取的NAND逻辑部件”。微电子封装件可包括具有各自沿第一方向和第二方向延伸的第一表面和第二表面的衬底、具有存储器存储阵列的NAND晶片、被配置为用作位线驱动器的位线驱动器小芯片，以及被配置为用作字线驱动器的字线驱动器...

本发明题为“用于三维NAND的堆叠架构”。本公开的多个方面涉及形成具有多个存储器区段的堆叠NAND。形成具有多个存储器区段的堆叠NAND可包括在牺牲衬底上形成第一存储器区段。可在衬底上形成逻辑区段。可将逻辑区段键合到第一存储器区段。可从...

本公开涉及用于诸如人工智能(AI)、机器学习(ML)、数字信号处理(DSP)、图形处理单元(GPU)和其他计算密集型应用的硬件计算阵列(有时称为脉动阵列)。具体而言，本公开涉及高效且廉价地实施此类使用多个集成电路的阵列的新颖且有利的架构...

本发明提供了直接键合的原生互连件和有源基部管芯。在微电子架构中，有源管芯或小芯片经由其芯级导体连接到有源基部管芯。这些原生互连件提供了短数据路径，这放弃了标准接口的所述开销。由于所述原生互连件耦接到位，所述系统保存再分布路由。所述基部管...