具有正交的顶部互连层的、面对面安装的IC裸片制造技术

本发明专利技术的一些实施例提供了一种三维(3D)电路，所述三维(3D)电路通过使两个或更多个集成电路(IC)裸片堆叠成至少部分地重叠并且共享分配功率信号、时钟信号和/或数据总线信号的一个或多个互连层而形成。所述共享互连层包括承载功率信号、时钟信号和/或数据总线信号的互连段。在一些实施例中，所述共享互连层是较高级别的互连层(例如，每个IC裸片的顶部互连层)。在一些实施例中，所述3D电路的所述堆叠的IC裸片包括第一IC裸片和第二IC裸片。所述第一裸片包括第一半导体衬底和被限定在所述第一半导体衬底上方的第一组互连层。同样，所述第二IC裸片包括第二半导体衬底和被限定在所述第二半导体衬底上方的第二组互连层。如下面进一步描述的，在一些实施例中，所述第一和第二裸片按照使所述第一和第二组互连层面向彼此的面对面布置(例如，垂直堆叠布置)被放置。在一些实施例中，所述第二裸片的所述第二组互连层中的一个或多个互连层的子集具有承载被供应至所述第一IC裸片的功率信号、时钟信号和/或数据总线信号的互连布线。

【技术实现步骤摘要】
【国外来华专利技术】具有正交的顶部互连层的、面对面安装的IC裸片
技术介绍
电子电路通常在半导体材料(诸如，硅)的晶片上被制造。具有这种电子电路的晶片通常被切割成许多裸片(die)，其中每个裸片被称为集成电路(IC)。每个裸片被容纳在IC盒中，并且通常被称为IC芯片的微芯片—“芯片”。根据摩尔定律(由戈登·摩尔首先提出)，可以被限定在IC裸片上的晶体管的数量将大约每两年翻倍。随着半导体制造工艺的进步，该定律在过去的五十年大都适用。然而，近年来，随着我们达到可以被限定在半导体衬底上的晶体管的最大数量，已经预测到摩尔定律的终结。因此，本领域中需要将允许更多的晶体管在IC芯片中被限定的其他进步。
技术实现思路
本专利技术的一些实施例提供了一种三维(3D)电路，该三维(3D)电路通过使两个或更多个集成电路(IC)裸片堆叠成至少部分地重叠并且共享分配功率信号、时钟信号和/或数据总线信号的一个或多个互连层而被形成。共享互连层包括承载功率信号、时钟信号和/或数据总线信号的互连段(也被称为互连线或者导线)。在一些实施例中，共享互连层是较高级别的互连层(例如，每个IC裸片的顶部互连层)。在一些实施例中，3D电路的堆叠的IC裸片包括第一IC裸片和第二IC裸片。第一裸片包括第一半导体衬底和被限定在第一半导体衬底上方的第一组互连层。类似地，第二IC裸片包括第二半导体衬底和被限定在第二半导体衬底上方的第二组互连层。如下面进一步描述的，在一些实施例中，第一裸片和第二裸片按照使第一和第二组互连层面向彼此的面对面布置(例如，垂直堆叠布置)被放置。在一些实施例中，第二裸片的第二组互连层中的一个或多个互连层的子集具有互连布线，该互连布线承载被供应至第一IC裸片的功率信号、时钟信号和/或数据总线信号。该子集在下面被称为共享互连层子集。在一些实施例中，许多电子组件(例如，有源组件(如晶体管和二极管)或者无源组件(如电阻器和电容器))被限定在第一半导体衬底上，并且这些电子组件通过第一组互连层上的互连布线被连接至彼此以形成许多微电路(例如，布尔门)和/或较大的电路(例如，功能块)。在这些实施例中的一些实施例中，来自第二裸片的共享互连层子集的功率信号、时钟信号和/或数据总线信号被供应至第一裸片的若干电子组件、微电路和较大的电路。同样，在这些实施例中的一些实施例中，来自共享互连层子集的功率信号、时钟信号和/或数据总线信号也被供应至被形成在第二裸片的第二衬底上的电子组件、微电路和较大的电路。在一些实施例中，面对面布置的第一裸片和第二裸片使得其顶部互连层通过直接键合工艺被键合至彼此，该直接键合工艺在这两组互连层之间建立直接接触的金属到金属键合、氧化物键合或者熔融键合的。这种键合的示例是以直接接触的形式在两个铜导体之间的铜到铜(Cu-Cu)金属键合。在一些实施例中，直接键合通过混合键合技术(诸如，(直接键合互连)技术)和其他金属键合技术(诸如，由InvensasBondingTechnologies股份有限公司(位于美国加州圣荷西的XperiCorporation公司)提供的那些金属键合技术)来提供。一些实施例中的直接键合技术允许在第一裸片和第二裸片的顶部两个互连层之间建立大量直接连接(例如，超过每平方毫米1,000个连接、每平方毫米10,000个连接、每平方毫米100,000个连接、每平方毫米1,000,000个连接或者更少等)，以便允许功率信号、时钟信号和/或数据总线信号在第一和第二IC裸片之间横穿(traverse)。这些连接横穿两个面对面安装的裸片之间的键合层。当这些连接从第二裸片的顶部互连层向第一裸片的顶部互连层提供信号时，在一些实施例中，第一裸片使用其他IC结构(例如，过孔)来将这些信号从其顶部互连层承载到第一裸片的其他层和/或衬底。在第一和第二IC裸片的顶部互连层之间的这些连接的长度非常短，如下面进一步描述的，这允许在这些线上的信号快速地到达其目的地，同时承受来自其他附近的布线的最小电容性负载。在一些实施例中，连接第一和第二裸片的顶部互连层的两个相邻的、直接键合的连接之间的间距(即，两个相邻的连接的中心之间的距离)可以非常小，例如，针对两个相邻的连接的间距可以在0.2微米至15微米之间。这种紧密的接近允许在第一和第二裸片的顶部互连层之间存在大量并且高密度的这种连接。此外，由于这些连接的长度较短并且互连焊盘大小较小，因此，这些连接的紧密接近不会在两个相邻的z轴连接之间引起很大的电容性负载。在一些实施例中，第一和第二裸片的顶部互连层具有彼此正交的优选布线方向。具体地，第一裸片的顶部互连层具有第一优选路由方向，而第二裸片的顶部互连层具有第二优选路由方向。在一些实施例中，第一和第二优选路由方向彼此正交，例如，一个裸片的顶层具有水平的优选路由方向，而另一裸片的顶层具有垂直的优选路由方向。在其他实施例中，第一裸片的顶层具有与第二裸片的顶层相同的优选路由方向，但是在通过直接键合技术来将顶部两个层键合在一起之前，两个裸片中的一个裸片被旋转90度。使第一和第二裸片的顶部互连层的布线方向彼此正交具有若干优点。这在IC裸片之间提供了更好的信号路由，并且避免了在两个裸片的相邻互连层上的较长平行段之间的电容性耦合。同样，这允许第一和第二裸片的顶部互连层共同限定需要在两个不同的互连层中的正交导线段的功率分配网络(在下面被称为功率网格)或者时钟分配网络(在下面被称为时钟树)。在第一和第二裸片的顶层上的正交布线方向还增加了在这些层上的布线之间的重叠，这增加了用于在不同裸片的顶部互连层上键合不同的几对导线以从一个裸片向另一裸片提供功率信号和/或时钟信号的候选位置的数量。例如，在一些实施例中，第一裸片具有沿着一个方向(例如，水平方向)横穿的一组交替的电力线和接地线，而第二裸片具有沿着另一方向(例如，垂直方向)横穿的另一组交替的电力线和接地线。一个裸片的互连层上的电力线/接地线可以在对应的一对电力线之间的每个或者一些重叠部分处被直接键合至另一裸片的互连层上的对应电力线/接地线。这种直接键合为第一和第二裸片创建了非常稳健的功率网格，而对于这两个裸片中的每一个裸片，未使用两个不同的互连层。换言之，在一些实施例中，通过直接键合方案而连接第一和第二裸片的正交顶部互连层来限定功率网格消除了每个裸片中的功率层中的一个或多个功率层。类似地，在一些实施例中，通过直接键合方案而连接第一和第二裸片的正交顶部互连层来限定时钟树消除了每个裸片中的时钟层中的一个或多个时钟层。在其他实施例中，第一裸片不具有功率网格或者时钟树，因为其共享在第二裸片的(多个)互连层中被限定的功率网格或者时钟树。在一些实施例中，第一和第二裸片不是面对面堆叠的。例如，在一些实施例中，这两个裸片是面对面堆叠的(即，一个裸片的一组互连层被安装成靠近另一裸片的半导体衬底的背面)或者背对背堆叠的(即，一个裸片的半导体衬底的背面被安装成靠近另一裸片的半导体衬底的背面)。在其他实施例中，第三裸片被放置在第一和第二裸片之间，第一和第二裸片面对面堆叠、面对背堆叠(其中第三裸片在一个裸片的衬底的背面与另一裸片的一组互连层之间)或者背对背堆叠(其中第本文档来自技高网...

【技术保护点】
1.一种三维(3D)电路，包括：/n第一集成电路(IC)裸片，所述第一集成电路(IC)裸片包括第一半导体衬底和被限定在所述第一半导体衬底的顶部上的第一组互连层；以及/n第二IC裸片，所述第二IC裸片与所述第一IC裸片面对面安装，并且包括第二半导体衬底和被限定在所述第二半导体衬底的顶部上的第二组互连层，/n所述第一组互连层和所述第二组互连层通过多个连接被连接，以及/n所述第一裸片的最外互连层，所述最外互连层具有优选布线方向，所述优选布线方向与所述第二裸片的最外互连层的优选布线方向正交。/n

【技术特征摘要】
【国外来华专利技术】20171020 US 62/575,184;20171020 US 62/575,240;20171.一种三维(3D)电路，包括：
第一集成电路(IC)裸片，所述第一集成电路(IC)裸片包括第一半导体衬底和被限定在所述第一半导体衬底的顶部上的第一组互连层；以及
第二IC裸片，所述第二IC裸片与所述第一IC裸片面对面安装，并且包括第二半导体衬底和被限定在所述第二半导体衬底的顶部上的第二组互连层，
所述第一组互连层和所述第二组互连层通过多个连接被连接，以及
所述第一裸片的最外互连层，所述最外互连层具有优选布线方向，所述优选布线方向与所述第二裸片的最外互连层的优选布线方向正交。


2.根据权利要求1所述的3D电路，其中所述第二IC裸片在被安装到所述第一IC裸片之前被旋转90度，以便使所述两个裸片的所述最外层的所述优选布线方向彼此正交。


3.根据权利要求1所述的3D电路，其中所述第一组互连层具有N个互连层，而所述第二组互连层具有N+1个互连层，其中N是整数。


4.根据权利要求1所述的3D电路，其中所述第一组互连层具有N个互连层，并且所述第二组互连层具有N个互连层，其中N是整数。


5.根据权利要求1所述的3D电路，其中所述第一组互连层和所述第二组互连层之间的所述多个连接包括多个直接键合的连接。


6.根据权利要求1所述的3D电路，其中所述第一组互连层和所述第二组互连层之间的所述多个连接包括多个过孔，每个过孔将所述第一裸片的互连层上的导电焊盘与所述第二裸片的互连层上的导电焊盘键合。


7.根据权利要求1所述的3D电路，其中当所述第一裸片和所述第二裸片实现一个IC设计时，所述第一裸片和所述第二裸片利用共同的或者部分共同的一组掩膜而被制造。


8.根据权利要求1所述的3D电路，其中所述第一裸片和所述第二裸片在氧化硅表面或者氮化硅表面上被键合至彼此。


9.根据权利要求1所述的3D电路，其中在所述第一裸片和所述第二裸片已经被面对面安装之后，所述第一裸片和所述第二裸片具有正交的结晶方向。


10.根据权利要求1所述的3D电路，其中所述第二裸片是无源中介层。


11.一种三维(3D)电路，包括：
第一集成电路(IC)裸片，所述第一集成电路(IC)裸片包括第一半导体衬底和被限定在所述第一半导体衬底上的第一组互连层；以及
第二IC裸片，所述第二IC裸片与所述第一IC裸片垂直堆叠，并且包括第二半导体衬底和被限定在所述第二半导体衬底上的第二组互连层，其中至少一个特定的第二组互连层包括用于向所述第一IC裸片供应功率信号的多个互连段。


12.根据权利要求11所述的3D电路，其中每个IC裸片包括多个晶体管和多个电路元件，所述多个电路元件通过将多组晶体管与所述裸片的一组互连层上的一组互连段互连而被形成。


13.根据权利要求11所述的3D电路，其中所述第二IC裸片包括电力电路，所述电力电路通过所述第二裸片的所述特定的第二组互连层和在所述第一组互连层和所述第二组互连层之间的直接电连接来向所述第一IC裸片上的电路提供功率信号。


14.根据权利要求11所述的3D电路，还包括：键合层，所述键合层使所...

【专利技术属性】
技术研发人员：J·德拉克鲁兹，S·L·泰格，E·M·内奎斯特，I·莫哈梅德，
申请(专利权)人：艾克瑟尔西斯公司，
类型：发明
国别省市：美国;US