System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 3D NAND高长径比串和沟道制造技术_技高网

3D NAND高长径比串和沟道制造技术

技术编号:41205948 阅读:5 留言:0更新日期:2024-05-07 22:32
本发明专利技术题为“3D NAND高长径比串和沟道”。本公开的方面涉及形成完整的层堆叠。形成完整的层堆叠可以包括在第一基板上形成第一层堆叠以及在第二基板上形成第二层堆叠。第一层堆叠可以结合到第二层堆叠。可以去除第一基板或第二基板。在结合第一层堆叠和第二层堆叠之前,可以在第一层堆叠中蚀刻一个或多个孔。在去除第二基板之后,可以在第二层堆叠中蚀刻一个或多个孔,其中第二层堆叠中的一个或多个孔中的每一个延伸到第一层堆叠中的一个或多个孔中的对应孔中。

【技术实现步骤摘要】

本公开涉及3d nand高长径比串和沟道。


技术介绍

1、nand存储器是一种非易失性存储技术。nand存储器在强健的封装中提供了具有快速访问时间和低功耗的大存储容量,使其在许多现代电子设备(诸如固态硬盘、智能手机、闪存驱动器、存储卡、计算机等)中司空见惯。nand存储器的密度(即存在于单个裸片上的存储器单元的数量)定义了nand存储器的存储容量。

2、为增加nand存储器的密度,开发了三维(3d)nand。图1a示出了3dnand存储器101的侧面剖视图。3d nand存储器101包括存储器金字塔102。存储器金字塔102包括堆叠在基板110顶部的氧化硅103a-103e和氮化硅105a-105d的交替且均匀的层。氮化硅和氧化硅的交替层可以被称为堆叠。尽管图1示出了氮化硅和氧化硅的交替层,但在其他现有技术设计中,使用了氧化硅和多晶硅(或一些其他导电材料)的交替层。氮化硅层105a-105d可以被进一步处理,诸如被去除并且由钨或一些其他导电材料代替以形成字线。使用氧化硅和多晶硅的交替层形成的堆叠通常不需要用钨代替多晶硅层,而是使用多晶硅作为字线。为了清楚起见,在图1a和1b中示出了氮化硅层105a-105d,尽管在图1a和1b中所示的生产阶段,氮化硅层通常将被钨(或一些其他导电材料)代替。

3、基板110可以是硅或另一种材料,诸如玻璃。尽管形成金字塔102的一部分的堆叠示出为使用氧化硅和氮化硅组合的交替层形成,它也可以使用其他合适的电介质材料形成,包括但不限于多晶硅、氧氮化硅、碳氮化硅等。图1a示出了具有特定总体结构的示例3dnand存储器101。其他3dnand存储器可以具有不同的结构,但本文所述的所有3d nand结构将具有使用本文所述的交替材料层形成的堆叠。

4、为了创建均匀的氧化硅和氮化硅(或多晶硅)层,生产诸如存储器金字塔102之类的存储器金字塔,以及最终的3d nand存储器101,可能需要严格的层内均匀性和缺陷控制、最小的面内位移和氮化物收缩、施加热应力后的晶圆弯曲量最少,以及高氮化物和氧化物湿法蚀刻选择性,用于图案形成的准确性和电气性能。就这一点而言,随着堆叠中层数的增加,诸如增加到超过64,层内缺陷的机会增加,因为缺陷可能会通过堆叠传播,并且复合良率可能受到不利影响。

5、图2示出了通过在基板210上交替地层叠氧化硅和氮化硅层而在存储器堆叠201的生产期间遇到的典型缺陷的传播和扩展。就这一点而言,初始缺陷215发生在形成在氮化硅层203a上的氮化硅层205a的形成中。缺陷215导致在氮化硅层205a上形成的氧化硅层203b中的更大的缺陷225。缺陷的大小在每个后续层中增加,诸如分别在层205b、203c和205c中显示为缺陷235-255。诸如缺陷215之类的缺陷可能会在其传播通过后续层(诸如层203b-203d和205b-205c)时降低良率、诸如通过翘曲或弯曲来扩大存储器堆叠内的应力,并增加生产复杂性和管理。

6、再次参考图1a,穿过堆叠的层形成沟道,诸如沟道121a-121d。尽管未示出,但是金字塔102可以被氧化物包围,在氧化物中也形成沟道121a-121d。沟道顶部的位线接触件125a-125d可以由诸如钨的导电材料形成。可以在沟道与取代氮化硅层(例如105a-105d)的钨(或其他导电材料)层的每个交叉点的位置处形成存储器单元。例如,可以在位置123a-123d存在存储器单元,该位置分别对应于沟道121d与形式上氮化物层105a-105d(但已经被钨代替)相交的位置。为了清楚起见,仅标记在沟道121d中形成的存储器单元的位置。在金字塔102的周边处形成的位置133a-133d处的孔通常填充有导电材料(例如钨)用作字线接触件,或者甚至可以填充有氧化物或其他材料,以在此过程中充当支撑柱。

7、每个接触件将一串存储器单元连接到位线或字线。例如,位线接触件125d将各自位于不同字线上的位置123a-123d处的存储器单元与位线111d连接。位线接触件125a-125c类似地将存储器单元串连接到位线111a-111c。去除氮化物层105a-105d并用诸如钨的导电材料代替的地方形成的字线分别经由附加的字线接触件133a-133d连接到字线135a-135d。

8、位线连接到多个连接器。例如,图1b示出了3d nand存储器101中的存储器金字塔102的一部分的前视剖视图。可以在氧化物和氮化硅层中形成狭缝,诸如狭缝235a-235c,以将存储器金字塔102分隔成单独的部分210-216。包括连接器125a和225a-225c的连接器可以将每个部分中的存储器单元连接到相同的位线,诸如位线111a。

9、在堆叠中形成沟道和狭缝通常是通过蚀刻完成的。蚀刻可以在图1a和1b中产生孔(示出为沟道121a-121d)或狭缝(示出为狭缝235a-25c),其深度与宽度的长径比通常小于40:1。例如,沟道121a可以通过蚀刻以4-5微米的深度、大约80-150nm的直径形成。然而,利用当前的蚀刻技术,使用典型的蚀刻穿过氧化硅和氮化硅层的大的堆叠(诸如64层或更多层)来形成沟道和狭缝是困难且耗时的。随着层数增加到96层、128层或更多,用于在当前32-64层堆叠中蚀刻孔或沟道的现有蚀刻技术可以达到其物理极限。就这一点而言,在单个基板上可能需要一万亿个或更多的孔,并且在如此小的规模上难以一致地形成这些孔。

10、图3示出了在使用普通蚀刻技术穿过堆叠302产生孔诸如孔303-309中可能产生的一些缺陷。例如,孔303具有不完整的蚀刻,其中蚀刻工艺没有经过整个堆叠302。孔305在堆叠顶部的孔的部分与堆叠底部之间的孔的直径具有变化。孔307具有扭转,这导致该孔不线性地延伸穿过整个堆叠302。孔309具有弯曲,其中孔的一部分向外延伸到层中超过期望距离。此类缺陷可导致短路、相邻存储器串之间的干扰以及影响产品良率的其他性能问题。

11、用氧化硅、氮化硅、氮氧化硅和多晶硅的保形层填充通过蚀刻形成的孔以形成存储器沟道,以及用诸如钨的导电金属填充所述孔以在金字塔的周边创建字线接触件,也可能带来一些挑战,尤其在孔的深度较大时,诸如64层或更多层交替的氮化硅和氧化硅。就这一点而言,孔的窄直径可能限制存储器沟道的处理,并且限制字线接触件而影响性能和良率。例如,导电金属流过孔,这可能导致孔填充不足或填充中出现空隙。


技术实现思路

1、本公开的各方面整体上涉及3d nand存储器和存储器单元堆叠的形成。一个方面包括一种在3d nand存储器中形成存储器单元堆叠的方法。该方法包括在第一基板上形成第一层堆叠,其中第一层堆叠中的至少一层具有50nm或更小的厚度;在第二基板上形成第二层堆叠;将第一层堆叠结合到第二层堆叠以形成结合的堆叠;以及去除第一基板或第二基板。在结合第一层堆叠和第二层堆叠之前,可以在第一层堆叠中蚀刻一个或多个孔。

2、在去除第二基板之后,可以在第二层堆叠中蚀刻一个或多个孔,其中第二层堆叠中的一个本文档来自技高网...

【技术保护点】

1.一种形成3D NAND存储器中的存储器单元堆叠的方法,所述方法包括:

2.根据权利要求1所述的方法,还包括:

3.根据权利要求2所述的方法,还包括:

4.根据权利要求3所述的方法,还包括:

5.根据权利要求3所述的方法,还包括:

6.根据权利要求3所述的方法,还包括:

7.根据权利要求2所述的方法,还包括:

8.根据权利要求7所述的方法,还包括:

9.根据权利要求2所述的方法,还包括:

10.根据权利要求2所述的方法,还包括:

11.根据权利要求1所述的方法,还包括:

12.根据权利要求6所述的方法,还包括:

13.根据权利要求1所述的方法,其中所述结合包括非粘性直接结合。

14.根据权利要求1所述的方法,其中所述第一层堆叠和/或所述第二层堆叠的至少一部分由氮化硅和氧化硅的交替的单个层形成。

15.根据权利要求14所述的方法,其中所述第一层堆叠和所述第二层堆叠各自包括16个或更多层,其中每个层包括一层氮化硅和一层氧化硅。

16.根据权利要求1所述的方法,其中所述第一层堆叠和所述第二层堆叠包括氧化硅和多晶硅的交替的单个层。

17.根据权利要求1所述的方法,其中所述第一层堆叠和/或所述第二层堆叠包括氧化硅、氮化硅、氧氮化硅和/或碳氮化硅。

18.根据权利要求1所述的方法,其中所述第一基板和/或所述第二基板由硅、玻璃和/或石英形成。

19.根据权利要求1所述的方法,其中所述第一基板和/或所述第二基板是逻辑层。

20.根据权利要求1所述的方法,其中将所述第一层堆叠与所述第二层堆叠结合通过将所述第一层堆叠位于距所述第一基板最远处的顶层的面与所述第二层堆叠位于距所述第二基板最远处的顶层的面结合来完成。

21.根据权利要求1所述的方法,还包括将所述结合的堆叠结合到逻辑层和/或第三基板。

22.一种形成3D NAND存储器中的存储器单元堆叠的方法,所述方法包括:

23.根据权利要求22所述的方法,其中所述第二基板是逻辑层。

24.根据权利要求22所述的方法,其中所述结合是非粘性直接结合。

25.根据权利要求22所述的方法,还包括用导电材料至少部分地填充所述至少一个延伸孔。

26.根据权利要求22所述的方法,还包括处理所述至少一个延伸孔,其中所述处理包括形成存储器单元。

27.根据权利要求22所述的方法,还包括:

28.根据权利要求22所述的方法,进一步包括用电介质至少部分地填充所述至少一个延伸孔。

29.根据权利要求22所述的方法,其中在去除所述第一基板之前:

30.根据权利要求22所述的方法,其中在去除所述第一基板之前:

31.根据权利要求22所述的方法,其中在移除所述第一基板之前:

...

【技术特征摘要】

1.一种形成3d nand存储器中的存储器单元堆叠的方法,所述方法包括:

2.根据权利要求1所述的方法,还包括:

3.根据权利要求2所述的方法,还包括:

4.根据权利要求3所述的方法,还包括:

5.根据权利要求3所述的方法,还包括:

6.根据权利要求3所述的方法,还包括:

7.根据权利要求2所述的方法,还包括:

8.根据权利要求7所述的方法,还包括:

9.根据权利要求2所述的方法,还包括:

10.根据权利要求2所述的方法,还包括:

11.根据权利要求1所述的方法,还包括:

12.根据权利要求6所述的方法,还包括:

13.根据权利要求1所述的方法,其中所述结合包括非粘性直接结合。

14.根据权利要求1所述的方法,其中所述第一层堆叠和/或所述第二层堆叠的至少一部分由氮化硅和氧化硅的交替的单个层形成。

15.根据权利要求14所述的方法,其中所述第一层堆叠和所述第二层堆叠各自包括16个或更多层,其中每个层包括一层氮化硅和一层氧化硅。

16.根据权利要求1所述的方法,其中所述第一层堆叠和所述第二层堆叠包括氧化硅和多晶硅的交替的单个层。

17.根据权利要求1所述的方法,其中所述第一层堆叠和/或所述第二层堆叠包括氧化硅、氮化硅、氧氮化硅和/或碳氮化硅。

18.根据权利要求1所述的...

【专利技术属性】
技术研发人员:R·坎卡尔常旭B·哈巴
申请(专利权)人:艾克瑟尔西斯公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1