本发明专利技术公开了一种SD/SDIO主控制器，至少包括控制器寄存器及中断产生模块、内部DMA模块、SD/SDIO命令接口模块、SD/SDIO数据接口模块及分频器及触发/采样使能信号产生模块，该分频器及触发/采样使能信号产生模块连接于该控制寄存器及中断产生模块的输出端，其利用一分频器对本地高速时钟进行分频以得到SD/SDIO卡的工作时钟，同时，利用该分频器产生触发/采样数据的使能信号输出至该SD/SDIO命令接口模块及该SD/SDIO数据接口模块，并使该使能信号相对SD/SDIO工作时钟的位置可调，通过本发明专利技术，解决了数据信号因为延时而产生setup/hold时间的问题。
【技术实现步骤摘要】
本专利技术涉及一种主控制器，特别是涉及一种SD/SDI0主控制器。
技术介绍
现有技术中对数据信号的触发/采样最常见的做法就是利用芯片管脚上返回的时钟去触发/采样数据信号，但这样做会有以下三个缺点1)FPGA(Field-Programmable Gate Array，现场可编程门阵列验证)时，使用全局时钟网络的触发器才能保证稳定的时序特性，所以如果直接使用管脚返回的时钟去触发寄存器，会导致该寄存器的时序特性无法保证，有可能出现setup/hold timing violation, 表现出来的现象就是测试时不稳定。2)在 ASIC (Application Specific Integrated Circuit，专用集成电路)实现时， 必须严格控制信号从寄存器的Q端到芯片管脚的延时以及芯片管脚到寄存器D端的延时， 这样才能满足相应的setup/hold时间。3)采样位置不能调整，不够灵活，而且容易受限于测试板上的线路延时。如图1和图2所示，Tpd为芯片内部延时以及测试板延时的总和，Tset为数据接收端采样数据所需要的setup时间，Thold为数据接收端采样数据所需要的hold时间。图1 中，数据信号相对时钟的正向延时会侵占接收端的setup时间；而图2中，数据信号相对时钟的负向延时会侵占接收端的hold时间。由此可见，固定的触发/采样点会受到信号延时的影响。目前，SD 卡 Gecure Digital Memory Card,安全数码记忆卡)/SDI0 卡 (SecureDigital Input and Output Card，安全数字输入输出卡)在手持设备中的应用很广泛，SD/SDI0卡的主控制器的设计方案也很多。但由于SD/SDI0卡端并不具备触发/采样点可灵活设置的属性，关于信号延时对采样点产生的setup/hold时间问题，大多都是通过严格控制芯片内部延时来确定，这样会产生诸多限制，因此，实有必要提出一种技术手段使SD/SDI0主控制器内具有触发/采样点的可配置性来解决此一问题。
技术实现思路
为克服上述现有技术的上述缺点，本专利技术的主要目的在于提供一种SD/SDI0主控制器，其解决了数据信号因为延时而产生setup/hold时间的问题，避免了由于芯片内部延时以及测试板上的线路延时所带来的相位偏差。为达上述及其它目的，本专利技术提出一种SD/SDI0主控制器，其至少包括控制器寄存器及中断产生模块、内部DMA模块、SD/SDI0命令接口模块及SD/SDI0数据接口模块，除此之外，该SD/SDI0主控制器还包括一分频器及触发/采样使能信号产生模块，该分频器及触发/采样使能信号产生模块连接于该控制寄存器及中断产生模块的输出端，利用一分频器对本地高速时钟进行分频以得到SD/SDI0卡的工作时钟，同时，利用该分频器产生触发/ 采样数据的使能信号输出至该SD/SDI0命令接口模块及该SD/SDI0数据接口模块，并使该使能信号相对SD/SDI0工作时钟的位置可调。进一步地，该分频器及触发/采样使能信号产生模块根据该分频器的分频系数来确定该使能信号可选择的位置。进一步地，该分频器及触发/采样使能信号产生模块限制该使能信号可以选择的位置个数。进一步地，该分频器及触发/采样使能信号产生模块限制该使能信号可以选择的位置个数为8。进一步地，该分频器的分频系数为频系数N为之间的偶数，包括0。进一步地，该使能信号最多有4种位置选择。进一步地，该SD/SDI0主控制器还包括发送数据缓冲区及接收数据缓冲区。与现有技术相比，本专利技术一种SD/SDI0主控制器通过分频器对本地高速时钟进行分频，从而得到SD/SDI0卡的工作时钟，同时利用该分频器产生触发/采样数据的使能信号，且该使能信号相对SD/SDI0工作时钟的位置可调，并通过调整使能信号的位置，增加 Tset或Thold时间，解决了数据信号因为延时而产生的setup/hold时间问题。附图说明图1为现有技术中数据信号相对采样时钟有正向延时的时序图；图2为现有技术中数据信号相对采样时钟有负向延时的时序图；图3为本专利技术一种SD/SDI0主控制器之较佳实施例的架构框图；图4为本专利技术一种SD/SDI0主控制器之较佳实施例的时序图；图5为本专利技术较佳实施例中触发/采样数据的使能信号的实现框图。具体实施例方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图3为本专利技术一种SD/SDI0主控制器之较佳实施例的结构架构图。如图3所示， 本专利技术一种SD/SDI0主控制器包括控制寄存器及中断产生模块301、内部DMA模块302、SD/ SDIO命令接口模块303、SD/SDI0数据接口模块304、发送数据缓冲区305、接收数据缓冲区 306以及分频器及触发/采样使能信号产生模块307，其中控制寄存器及中断产生模块301、 内部DMA模块302、SD/SDI0命令接口模块303、SD/SDI0数据接口模块304、发送数据缓冲区305、接收数据缓冲区306均为现有技术之SD/SDI0主控制器所包含之模块，在此不予赘述，以下将重点说明分频器及触发/采样使能信号产生模块307。分频器及触发/采样使能信号产生模块307连接于控制寄存器及中断产生模块 301的输出端，其利用一分频器对本地高速时钟进行分频，从而得到SD/SDI0卡的工作时钟 SD/SDI0_CLK,同时利用该分频器产生触发/采样数据的使能信号str0be_en输出至SD/ SDIO命令接口模块303 j及SD/SDI0数据接口模块304，并使该使能信号strobe_en相对 SD/SDI0工作时钟的位置可调。图4为本专利技术利用分频器产生触发/采样数据的使能信号的时序示意图。可见通过调整使能信号strobe_en的位置，可以增加Tset或Thold时间，如图4中At部分，这样就解决了数据信号因为延时而产生的setup/hold时间问题。在本专利技术较佳实施例中，在产生触发/采样数据的使能信号strobe时，可以有以下两种实现方式1)根据分频系数N来确定使能信号str0be_en可选择的位置。显然，分频系数为 N，那么使能信号str0be_en就可以有N种位置可选，这种做法的优点是可以达到最大灵活度，但是实现相对复杂；2)限制使能信号str0be_en可以选择的位置个数，例如最多有8个位置，当分频系数N < = 8时，那么可选择的位置为N ；而当N > 8时，那么可选择的位置仍然为8，而且这 8个位置近似平均分布在N的区间上通过实践发现，如果分频系数N较大，那么SD/SDI0卡的工作时钟频率就较低，这时候数据信号的延时对setup/hold时间的影响就很小。所以通过平衡实现的复杂度以及实用性，本专利技术之较佳实施例采用的最佳实现方式为a)分频系数N为之间的偶数，包括0 ；b)使能信号strobe_en最多有4种位置选择，即N <=4时，可选择的位置个数为 N ；当N > 4时，可选择的位置个数仍为4。图5为本专利技术较佳实本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：郑宇驰，陈晋湘，
申请(专利权)人：豪威科技上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。