使用递推等式用于生成函数值的数控振荡器制造技术

本发明专利技术涉及一种使用递推等式用于生成函数值的数控振荡器。振荡电路通过使用乘法器和加法器在各时钟周期的每个中都生成各函数值的当前一个，具有k个时钟周期时延的乘法器将在各时钟周期中的当前一个之前的j个周期的各个时钟周期的第一个时钟周期中生成的各函数值中的第一个乘以系数，且所述加法器将所述乘法器的输出与在各时钟周期的所述当前一个之前的1至i-1个周期中除了所述各时钟周期的所述第一个时钟周期以外的所述各时钟周期的各先前时钟周期中生成的所述各函数值中的至少一个相加，其中i是大于2的整数，j是大于1且小于i的整数，并且k是大于0且小于j的整数。

【技术实现步骤摘要】

本专利技术涉及通过使用第(i-i)级递推等式在每个时钟周期(或者在每个采样周期)中生成各函数值的数控振荡器，其中，i是等于或大于3的整数。
技术介绍
对于诸如数字调制/解调通信系统的各种系统来说，对带有高频谱纯度的频率可调整正弦波信号的要求很高。在锁相环(PLL)频率合成器中使用的压控振荡器(VCO)是公知的。然而，VCO是模拟电路，即使半导体集成电路的小型化在进步，VCO也难以获得面积按比例缩放(area scaling)的益处。另外，小型化所造成的电源电压的降低使得模拟电路的设计越来越难。另一方面，随着小型化的进步，数字电路可以获得面积缩放的全部益处。另外，电源电压的降低仅对于设计数字电路的难度有适度的影响。因此，可以使用数字电路来生成正弦波信号的NCO(数控振荡器)受到越来越多的关注。压控振荡器输出具有由输入电压确定的频率的正弦波信号，而数控振荡器输出由离散数字值表达的正弦信号，该离散数字值具有由输入数值确定的可调频率。在数控振荡器中利用的信号处理算法可以被实现为硬件设备，并且还可以被实现为软件算法。因此，数控振荡器具有很宽的使用范围。然而，仅可以生成时间上离散的信号的数控振荡器难以生成高频信号，因为其操作受到逻辑电路的操作速度或者软件的计算速度的限制。离散信号的采样定理利用当前半导体集成电路的时钟频率将正弦信号的输出频率限制为约等于几百兆赫兹高。另外，使用量化值来执行正弦波信号生成算法的内部计算。因此，由于在计算期间累积的量化误差，而导致数控振荡器可能生成与理想正弦信号明显不同的信号。<第一现有技术(表查找方法)>正弦波信号的函数值被存储在查找表中，并且在每个时钟周期中更新指针时，读取存储在由指针指示的地址处的函数值。具体地，函数值序列，例如，COs(0)、COS(l*A ω)、 cos (2* Δ ω)、cos (3* Δ ω)，被存储在查找表中。地址在每个时钟周期中增加，并且当达到最终值时，返回到初始值并且再次增加地址。<第二现有技术(C0RDIC算法)>可以将每个采样时段的旋转角度Δ ω分解为权利要求1.一种通过使用递推等式用于在各自的时钟周期中生成各函数值的数控振荡器，包括振荡电路，所述振荡电路包括加法器以及具有k个时钟周期时延的乘法器，其中所述振荡电路通过使用乘法器和加法器在各时钟周期的每个中都生成各函数值的当前一个，所述乘法器将在各时钟周期中的当前一个之前的j个周期的各个时钟周期的第一个时钟周期中生成的各函数值中的第一个乘以系数，且所述加法器将所述乘法器的输出与在各时钟周期的所述当前一个之前的1至i_l个周期中除了所述各时钟周期的所述第一个时钟周期以外的所述各时钟周期的各先前时钟周期中生成的所述各函数值中的至少一个相加，其中 i是大于2的整数，j是大于1且小于i的整数，并且k是大于0且小于j的整数；以及系数生成电路，所述系数生成电路生成所述系数、并且将所述系数馈入到所述振荡电路。2.如权利要求1所述的数控振荡器，其中所述振荡电路进一步包括i_l级延迟元件，所述i_l级延迟元件将每一级中所述各函数值的当前一个相续延迟一个时钟周期，并且将所述延迟元件中的第(j_k)个的输出输入到所述乘法器。3.如权利要求1所述的数控振荡器，其中所述系数生成电路使用基于所述振荡电路的振荡频率从多个公式中选择的计算公式生成所述系数。4.如权利要求1所述的数控振荡器，其中，所述振荡电路生成多个正弦函数值作为所述各函数值。5.如权利要求1所述的数控振荡器，其中所述振荡电路生成带有△ ω间隔的各相位处的多个正弦函数值作为所述各函数值；如果i = 5且j = 2 ；则所述系数是M_ = 2 {cos (2 Δ ω)-cos (Δ ω)}，并且所述加法器将在所述各时钟周期的所述当前一个之前的一个时钟周期和在所述各时钟周期的所述当前一个之前三个时钟周期的所述各时钟周期的两个先前时钟周期中生成的所述各函数值中的两个按它们的原样相加，并且在所述各时钟周期的所述当前一个之前四个时钟周期的所述各时钟周期的一个先前时钟周期中生成的所述各函数值中的一个的符号被反相之后、所述加法器进一步与反相后的所述一个函数值相加；或者所述系数是M+ = 2 {cos (2 Δ ω)+cos (Δ ω)}，并且在所述各时钟周期的所述当前一个之前的一个时钟周期、在所述各时钟周期的所述当前一个之前的三个时钟周期、以及在所述各时钟周期的所述当前一个之前的四个时钟周期的所述各时钟周期的三个先前的时钟周期中生成的所述各函数值中的三个函数值的符号都被反相之后，所述加法器将反相后的所述三个函数值相加。6.如权利要求1至5中任一项所述的数控振荡器，其中所述系数生成电路生成内部系数，所述内部系数包括具有所述乘法器所需要的前几位的上半部分、以及具有冗余位的下半部分；并且所述系数生成电路进一步包括校正电路，所述校正电路接收所述内部系数、基于所述内部系数的所述下半部分估计由所述振荡电路生成的所述各函数值中的累积误差以生成校正值、以及使用所述校正值校正所述内部系数的所述上半部分以生成具有所述前几位的所述系数。7.如权利要求1至5中任一项所述的数控振荡器，进一步包括初始值生成电路，所述初始值生成电路生成多个初始值、并且将所述多个初始值馈入到所述振荡电路，使得所述振荡电路开始根据所述多个初始值生成所述各函数值，其中，当所述时钟周期到达所述各函数值假定要返回所述多个初始值的返回时钟周期时，所述初始值生成电路将所述多个初始值重新馈入所述振荡电路，使得所述振荡电路重新开始根据所述多个初始值生成所述各函数值。8.如权利要求7所述的数控振荡器，其中所述系数生成电路生成内部系数，所述内部系数包括具有所述乘法器所需要的前几位的上半部分、以及具有冗余位的下半部分；并且所述系数生成电路进一步包括校正电路，所述校正电路接收所述内部系数、基于所述内部系数的所述下半部分估计由所述振荡电路生成的所述各函数值中的累积误差以生成校正值、以及使用所述校正值校正所述内部系数的所述上半部分以生成具有所述前几位的所述系数。9.如权利要求1至4中任一项所述的数控振荡器，其中所述振荡电路包括L个振荡电路，所述L个振荡电路生成在相续移位△ ω的各相位处的所述各函数值，所述L个振荡电路中的每一个都生成在带有△ 间隔的各相位处的所述各函数值，其中L是大于1的整数，并且通过交织由所述L个振荡电路生成的所述各函数值，所述数控振荡器在带有△ ω间隔的各相位处生成所述各函数值。10.如权利要求9所述的数控振荡器，其中所述L个振荡电路中的每一个都生成在带有Δ co*L间隔的各相位处的多个正弦函数值作为所述各函数值；如果i = 5且j = 2 ；则所述系数是M_ = 2 {cos (2Δ ω *L) -cos ( Δ ω *L)}，并且所述加法器将在所述各时钟周期的所述当前一个之前的一个时钟周期和在所述各时钟周期的所述当前一个之前三个时钟周期的所述各时钟周期的两个先前时钟周期中生成的所述各函数值中的两个按它们的原样相加，并且在所述各时钟周期的所述当前一个之前四个时钟周期的所述各时钟周期的一个先前时钟周期中生成的所述各函数值中的一个的符号被反相之后、所述加法器进一步与反相后的所述一个函数值相加；或本文档来自技高网...

【技术保护点】
１．一种通过使用递推等式用于在各自的时钟周期中生成各函数值的数控振荡器，包括：振荡电路，所述振荡电路包括加法器以及具有ｋ个时钟周期时延的乘法器，其中所述振荡电路通过使用乘法器和加法器在各时钟周期的每个中都生成各函数值的当前一个，所述乘法器将在各时钟周期中的当前一个之前的ｊ个周期的各个时钟周期的第一个时钟周期中生成的各函数值中的第一个乘以系数，且所述加法器将所述乘法器的输出与在各时钟周期的所述当前一个之前的１至ｉ－１个周期中除了所述各时钟周期的所述第一个时钟周期以外的所述各时钟周期的各先前时钟周期中生成的所述各函数值中的至少一个相加，其中ｉ是大于２的整数，ｊ是大于１且小于ｉ的整数，并且ｋ是大于０且小于ｊ的整数；以及系数生成电路，所述系数生成电路生成所述系数、并且将所述系数馈入到所述振荡电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：森良介，
申请(专利权)人：川崎微电子股份有限公司，
类型：发明
国别省市：JP