一种吉比特速率的全数字时域并行定时同步系统及方法技术方案

本发明专利技术公开了一种吉比特速率的全数字时域并行定时同步系统及方法，其系统包括并行插值滤波器、时序调整器、并行数控振荡器、并行定时误差检测器和环路滤波器；当通信系统的定时同步模块启动，并行插值滤波器对接收到的并行数字信号进行定时同步插值，其方法具体包括如下步骤，根据分数间隔补偿信号μ(n)对N路并行数字信号x(n)进行插值滤波；根据使能信号en(n)对插值滤波后的信号g(n)进行时序调整，输出N路并行的有效输出值h(n)；采用Gardner算法根据N路并行的有效输出值h(n)计算获得定时误差e(n)，并根据定时误差获取定时恢复后的N路有效数据y(n)；本发明专利技术提供的这种系统及方法，可实现多路并行数字信号的定时同步，降低吉比特速率的高速传输条件下数字定时同步系统对数字器件和芯片处理速度的要求。

【技术实现步骤摘要】

本专利技术属于高速无线数字通信传输
，更具体地，涉及一种吉比特速率的全数字时域并行定时同步系统及方法。
技术介绍
在全数字接收机中，由于收发两端的时钟相互独立，频率相位不完全一致，因此在接收端需要采用定时同步技术得到当前采样时刻和最佳采样时刻之间的偏差，从而实现数据的正确接收和恢复。定时同步恢复算法作为数字接收机解调中的关键技术对系统的解调性能产生重要影响。受当前数字器件的处理速度限制，串行定时同步电路的工作速度难以满足高速数字传输系统的要求。
技术实现思路
针对现有技术的以上缺陷或改进需求，本专利技术提供了一种吉比特速率的全数字时域并行定时同步系统及方法，其目的在于降低定时同步电路的工作时钟频率和实现复杂度，以满足高速数字传输系统的要求。为实现上述目的，按照本专利技术的一个方面，提供了一种吉比特速率的全数字时域并行定时同步系统，包括并行插值滤波器、时序调整器、并行数控振荡器、并行定时误差检测器和环路滤波器；其中，并行插值滤波器的第一输入端作为系统的输入接口，用于接收N路并行数字信号；第二输入端连接并行数控振荡器的第一输出端；时序调整器的第一输入端连接并行插值滤波器的输出端，第二输入端连接并行数控振荡器的第二输出端；并行定时误差检测器的输入端连接时序调整器的输出端；环路滤波器的输入端连接并行定时误差检测器的第一输出端，并行数控振荡器的输入端连接环路滤波器的输出端；并行定时误差检测器的第二输出端作为系统的输出接口，用于输出经过定时同步后的有效信号；其中，并行数控振荡器用于根据步长调整信号计算获得N路分数间隔补偿信号以及N路使能信号；并行插值滤波器用于根据N路分数间隔补偿信号对接收到的N路并行数字信号进行定时同步插值，获得N路并行插值结果；其中，N是大于1的自然数；时序调整器用于根据上述N路使能信号对上述N路并行插值结果进行时序调整，获得N路并行的有效输出值；并行定时误差检测器用于根据上述N路并行的有效输出值获得经过定时同步处理后的有效信号以及定时误差；环路滤波器用于对定时误差进行滤波获得步长调整信号。按照本专利技术的另一方面，提供了一种吉比特速率的全数字时域并行定时同步方法，具体包括如下步骤：(1)根据分数间隔补偿信号μ(n)对N路并行数字信号x(n)进行插值滤波；(2)根据使能信号en(n)对插值滤波后的信号g(n)进行时序调整，输出N路并行的有效输出值h(n)；(3)采用Gardner算法根据N路并行的有效输出值h(n)计算获得定时误差e(n)，并根据定时误差获取定时恢复后的N路有效数据y(n)；其中，Gardner算法是一种基于过零检测的串行定时误差检测算法，实现简单，并且独立于载波恢复。优选的，上述的全数字时域并行定时同步方法，其分数间隔补偿信号μ(n)根据以下方法更新：(i)通过对N路定时误差e(n)进行滤波获得并行的N路步长调整信号ω(n)；(ii)根据所述并行的步长调整信号ω(n)与上一次的分数间隔补偿信号计算获得新的N路分数间隔补偿信号μ(n)。优选地，上述的全数字时域并行定时同步方法，其使能信号en(n)根据以下方法获取：(1)通过对N路定时误差e(n)进行滤波获得并行的N路步长调整信号ω(n)；(2)根据N路步长调整信号ω(n)和数控振荡器的控制字的差值的正负性，获得N路使能信号en(n)。优选地，上述的全数字时域并行定时同步方法，其时序调整的方法具体包括如下步骤：a、根据N路使能信号en(n)对插值滤波后获得的有效数据h(n)进行存储；b、统计当前存储的有效数据个数；c、当有效数据个数大于等于N，将N个有效数据并行输出；并行输出的这N个有效数据即为时序调整后的数据。总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，能够取得下列有益效果：(1)本专利技术提供的这种比特速率的全数字时域并行定时同步系统及方法，通过并行电路实现并行数字信号的定时同步，降低吉比特以上每秒的高速传输条件下数字定时同步系统对数字器件和芯片的速度要求；(2)本专利技术提供的这种比特速率的全数字时域并行定时同步系统及方法，采用基于桶形移位器的时序调整器，能简单地实现添加或扣除采样符号操作，从而简化了定时调整电路。附图说明图1是本专利技术实施例提供的吉比特速率的全数字时域并行定时同步系统的示意图；图2是本专利技术实施例提供的吉比特速率的全数字时域并行定时同步系统的插值滤波器Farrow的原理示意图；图3是本专利技术实施例提供的吉比特速率的全数字时域并行定时同步系统的并行插值滤波器的原理示意图；图4是本专利技术实施例提供的吉比特速率的全数字时域并行定时同步系统的时序调整器的原理示意图；图5是本专利技术实施例提供的吉比特速率的全数字时域并行定时同步系统的并行定时误差检测器的原理示意图；图6是本专利技术实施例提供的吉比特速率的全数字时域并行定时同步系统的并行环路滤波器的原理示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。以对4路并行数字信号进行处理的系统及方法为实施例对本专利技术所提供的吉比特速率的全数字时域并行定时同步系统及方法做进一步阐述。实施例提供的这种吉比特速率的全数字时域并行定时同步系统，其功能框图如图1所示；包括并行插值滤波器、时序调整器、并行数控振荡器、并行定时误差检测器和环路滤波器；图中n是指内插时刻的序号，每个时刻的多路信号通过符号下标区分；并行插值滤波器根据并行数控振荡器输出的分数间隔补偿信号μ(n)对接收到的4路并行数字信号x(n)进行插值滤波；输出4路插值滤波后的数据g(n)到时序调整器；时序调整器根据插值滤波器输出的信号g(n)和并行数控振荡器输出的4路使能信号en(n)对时序进行调整，筛选出插值滤波器的有效输出值h(n)并存储，以4路并行的方式将有效输出值h(n)输出至并行定时误差检测器；其中，时序调整器用于：a、根据并行数控振荡器输出的使能信号en(n)将插值滤波器输出的有效数据h(n)保存下来；b、用计数器统计时序调整器当前存储的有效数据个数；c、当计数器的值大于等于4时，将4个有效数据并行输出至并行定时误差检测器；并行定时误差检测器采用Gardner算法，根据4路并行输入的数据h(n)计算出2路定时误差e(n)，并对外输出2路经过定时恢复后的有效数据y(n)；环路滤波器对定时误差e(n)进行滤波，并输出两路步长调整信号ω(n)至并行数控振荡器；并行数控振荡器根据两路并行的步长调整信号ω(n)，调整数控振荡器内部控制字，从而调整内插采样点的位置，获得4路分数间隔补偿信号μ(n)，以及4路使能信号en(n)；4路分数间隔补偿信号μ(n)并行输出至并行插值滤波器，4路使能信号en(n)输出至时序调整器。实施例中，并行插值滤波器由4组基于多项式的插值滤波器构成；单个插值滤波器采用易于硬件实现的Farrow结构，其原理如图2所示，由4个多抽头系数的FIR滤波器组成，其计算公式(以计算g4(n)为例)为：其中，g4(n)表示插值结果，x1(n),x2(n),x3(n),x4(n)是指4路插值信号，本文档来自技高网...

【技术保护点】
一种吉比特速率的全数字时域并行定时同步系统，其特征在于，包括并行插值滤波器、时序调整器、并行数控振荡器、并行定时误差检测器和环路滤波器；所述并行插值滤波器的第一输入端作为所述全数字时域并行定时同步系统的输入接口，用于接收N路并行数字信号，第二输入端连接并行数控振荡器的第一输出端；时序调整器的第一输入端连接并行插值滤波器的输出端，第二输入端连接并行数控振荡器的第二输出端；并行定时误差检测器的输入端连接时序调整器的输出端；环路滤波器的输入端连接并行定时误差检测器的第一输出端，并行数控振荡器的输入端连接环路滤波器的输出端；并行定时误差检测器的第二输出端作为所述全数字时域并行定时同步系统的输出接口，用于输出经过定时同步后的有效信号。

【技术特征摘要】
1.一种吉比特速率的全数字时域并行定时同步系统，其特征在于，包括并行插值滤波器、时序调整器、并行数控振荡器、并行定时误差检测器和环路滤波器；所述并行插值滤波器的第一输入端作为所述全数字时域并行定时同步系统的输入接口，用于接收N路并行数字信号，第二输入端连接并行数控振荡器的第一输出端；时序调整器的第一输入端连接并行插值滤波器的输出端，第二输入端连接并行数控振荡器的第二输出端；并行定时误差检测器的输入端连接时序调整器的输出端；环路滤波器的输入端连接并行定时误差检测器的第一输出端，并行数控振荡器的输入端连接环路滤波器的输出端；并行定时误差检测器的第二输出端作为所述全数字时域并行定时同步系统的输出接口，用于输出经过定时同步后的有效信号。2.如权利要求1所述的全数字时域并行定时同步系统，其特征在于，所述并行数控振荡器用于根据步长调整信号计算获得N路分数间隔补偿信号以及N路使能信号；所述并行插值滤波器用于根据N路分数间隔补偿信号对接收到的N路并行数字信号进行定时同步插值，获得N路并行插值结果；其中，N是大于1的自然数；所述时序调整器用于根据上述N路使能信号对上述N路并行插值结果进行时序调整，获得N路并行的有效输出值；所述并行定时误差检测器用于根据上述N路并行的有效输出值获得经过定时同步处理后的有效信号以及定时误差；所述环路滤波器用于对定时误差进行滤波获得步长调整信号。3.一种基于权利要求1或2所述的全数字时域并行定时同步系统的吉比特速率...

【专利技术属性】
技术研发人员：鲁放，董燕，程红伟，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北;42