System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体,尤其涉及一种半导体器件及其制备方法。
技术介绍
1、目前,常见的动态随机存储器的单元结构包括晶体管和电容,且一个晶体管的漏极连接一个电容。此种单元结构需要不断地刷新电容中的电荷以保证数据不丢失,并且在读取时需要将电容中的电荷释放,读取完成后再重新写入,功耗较大;同时由于电容在器件中占用的面积较大,动态随机存储器的尺寸难以微缩。
技术实现思路
1、本专利技术的目的在于提供一种半导体器件及其制备方法,利于减小半导体器件的尺寸,且无电容的半导体器件工作响应速度更快。
2、为了达到上述目的,本专利技术提供了一种半导体器件,包括:
3、衬底,所述衬底上形成有第一绝缘结构层;
4、第一电连接件和第二电连接件,沿第一方向交替排布于所述第一绝缘结构层中;
5、栅极,位于所述第一电连接件上且所述栅极的底面与所述第一电连接件的顶面接触;
6、栅介质层,覆盖所述栅极;
7、通道层,覆盖所述栅介质层;
8、隔离结构,位于所述通道层的两侧且所述隔离结构的顶面低于所述通道层的顶面;
9、金属结构层,覆盖所述栅极两侧相邻的第二电连接件、所述隔离结构以及所述通道层的部分侧壁。
10、可选的,所述通道层和所述第一电连接件之间具有所述栅介质层,所述通道层的底面高于所述栅介质层的底面。
11、可选的,所述栅介质层延伸覆盖部分所述第一绝缘结构层。
12、可选的,所述栅介
13、可选的,所述隔离结构位于相邻所述第一电连接件和第二电连接件之间的第一绝缘结构层上,且所述隔离结构的一侧面同时与所述通道层和所述栅介质层接触。
14、可选的,所述隔离结构包括第一隔离层、第二隔离层和第三隔离层,所述第一隔离层位于所述第一绝缘结构层上,所述第二隔离层和所述第三隔离层同层设置且位于所述第一隔离层上,所述第三隔离层与所述通道层接触。
15、可选的,所述金属结构层包括由下至上依次堆叠第一金属层、第二金属层和第三金属层,所述第一金属层和第二金属层共形地覆盖所述栅极两侧相邻的第二电连接件、所述隔离结构以及所述通道层的部分侧壁。
16、可选的,还包括:
17、第二绝缘结构层,位于所述通道层和所述金属结构层上;
18、第三电连接件,贯穿所述第二绝缘结构层且所述第三电连接件的底面与所述通道层的顶面接触。
19、本专利技术还提供了一种半导体器件的制备方法,包括:
20、提供衬底,所述衬底上形成有第一绝缘结构层;
21、形成第一电连接件和第二电连接件沿第一方向交替排布于所述第一绝缘结构层中;
22、形成栅极位于所述第一电连接件上且所述栅极的底面与所述第一电连接件的顶面接触;
23、形成栅介质层覆盖所述栅极,形成通道层覆盖所述栅介质层,以及形成隔离结构位于所述通道层的两侧且所述隔离结构的顶面低于所述通道层的顶面;以及,
24、形成金属结构层覆盖所述栅极两侧相邻的第二电连接件、所述隔离结构以及所述通道层的部分侧壁。
25、可选的,形成所述栅介质层、所述通道层和所述隔离结构的步骤包括:
26、形成栅介质材料层覆盖所述栅极的外壁且延伸覆盖所述第一绝缘结构层和所述第二电连接件;
27、形成通道材料层覆盖所述栅介质材料层,且所述通道材料层的顶面高于所述栅极的顶面;
28、刻蚀所述通道材料层和所述栅介质材料层暴露出所述第一绝缘结构层,剩余的所述栅介质材料层作为所述栅介质层,且所述栅介质层延伸覆盖部分所述第一绝缘结构层,保留的所述通道材料层覆盖所述栅介质层的外壁;
29、形成所述隔离结构,在形成所述隔离结构时去除所述栅介质层顶面上保留的部分所述通道材料层,剩余的所述通道材料层作为所述通道层。
30、可选的,所述隔离结构位于相邻所述第一电连接件和所述第二电连接件之间的第一绝缘结构层上,且所述隔离结构的一侧面同时与所述通道层和所述栅介质层接触,所述隔离结构包括第一隔离层、第二隔离层和第三隔离层,所述第一隔离层位于所述第一绝缘结构层上,所述第二隔离层和所述第三隔离层同层设置且位于所述第一隔离层上,所述第三隔离层与所述通道层接触,形成所述第一隔离层、所述第二隔离层和所述第三隔离层的步骤包括:
31、形成第一隔离材料层覆盖所述第二电连接件、所述第一绝缘结构层和保留的所述通道材料层的侧壁,且所述第一隔离材料层的顶面高于保留的所述通道材料层的顶面;
32、刻蚀所述第一隔离材料层使得所述第一隔离材料层的顶面低于所述栅极的顶面;
33、形成第三隔离材料层位于所述第一隔离材料层上,且覆盖保留的所述通道材料层的部分侧壁;
34、形成第二隔离材料层共形地覆盖所述第一隔离材料层、所述第三隔离材料层和保留的所述通道材料层的顶面;
35、形成牺牲层覆盖所述第二隔离材料层,且所述牺牲层的顶面高于所述第二隔离材料层的顶面;
36、执行研磨工艺,研磨所述牺牲层、所述第二隔离材料层、所述第三隔离材料层和所述栅介质层顶面上保留的部分所述通道材料层;
37、刻蚀所述牺牲层、所述第二隔离材料层和所述第一隔离材料层以暴露出所述栅极两侧相邻的第二电连接件,剩余的所述第一隔离材料层作为所述第一隔离层;以及,
38、刻蚀去除所述牺牲层和部分所述第二隔离材料层和部分所述第三隔离材料层,剩余的所述第二隔离材料层作为所述第二隔离层,剩余的所述第三隔离材料层作为所述第三隔离层。
39、可选的,所述金属结构层包括由下至上依次堆叠第一金属层、第二金属层和第三金属层,所述第一金属层和第二金属层共形地覆盖所述栅极两侧相邻的第二电连接件、所述隔离结构以及所述通道层的部分侧壁。
40、可选的,在形成所述金属结构层后,还包括:
41、形成第二绝缘结构层位于所述通道层和所述金属结构层上;
42、形成第三电连接件贯穿所述第二绝缘结构层,且所述第三电连接件的底面与所述通道层的顶面接触。
43、在本专利技术提供的半导体器件及其制备方法中,包括:衬底、第一电连接件、第二电连接件、栅极、栅介质层、通道层、隔离结构和金属结构层,其中,衬底上形成有第一绝缘结构层,第一电连接件和第二电连接件沿第一方向交替排布于第一绝缘结构层中;栅极位于第一电连接件上且栅极的底面与第一电连接件的顶面接触;栅介质层覆盖栅极,通道层覆盖栅介质层;隔离结构位于通道层的两侧且隔离结构的顶面低于通道层的顶面;金属结构层覆盖栅极两侧相邻的第二电连接件、隔离结构以及通道层的部分侧壁。本专利技术中形成通道层覆盖栅介质层,利用通道层的特性(电子洞复合慢)达到存储信息的作用,不需要再形成电容,利于减小半导体器件的尺寸,且无电容的半导体器件工作响应速度更快。
本文档来自技高网...【技术保护点】
1.一种半导体器件,其特征在于,包括:
2.如权利要求1所述的半导体器件,其特征在于,所述通道层和所述第一电连接件之间具有所述栅介质层,所述通道层的底面高于所述栅介质层的底面。
3.如权利要求1所述的半导体器件,其特征在于,所述栅介质层延伸覆盖部分所述第一绝缘结构层。
4.如权利要求3所述的半导体器件,其特征在于,所述栅介质层延伸覆盖所述第一绝缘结构层的侧壁与所述通道层的侧壁对齐。
5.如权利要求1所述的半导体器件,其特征在于,所述隔离结构位于相邻所述第一电连接件和第二电连接件之间的第一绝缘结构层上,且所述隔离结构的一侧面同时与所述通道层和所述栅介质层接触。
6.如权利要求5所述的半导体器件,其特征在于,所述隔离结构包括第一隔离层、第二隔离层和第三隔离层,所述第一隔离层位于所述第一绝缘结构层上,所述第二隔离层和所述第三隔离层同层设置且位于所述第一隔离层上,所述第三隔离层与所述通道层接触。
7.如权利要求1所述的半导体器件,其特征在于,所述金属结构层包括由下至上依次堆叠第一金属层、第二金属层和第三金属层,所述第
8.如权利要求1所述的半导体器件,其特征在于,还包括:
9.一种半导体器件的制备方法,其特征在于,包括:
10.如权利要求9所述的半导体器件的制备方法,其特征在于,形成所述栅介质层、所述通道层和所述隔离结构的步骤包括:
11.如权利要求10所述的半导体器件的制备方法,其特征在于,所述隔离结构位于相邻所述第一电连接件和所述第二电连接件之间的第一绝缘结构层上,且所述隔离结构的一侧面同时与所述通道层和所述栅介质层接触,所述隔离结构包括第一隔离层、第二隔离层和第三隔离层,所述第一隔离层位于所述第一绝缘结构层上,所述第二隔离层和所述第三隔离层同层设置且位于所述第一隔离层上,所述第三隔离层与所述通道层接触,形成所述第一隔离层、所述第二隔离层和所述第三隔离层的步骤包括:
12.如权利要求9所述的半导体器件的制备方法,其特征在于,所述金属结构层包括由下至上依次堆叠第一金属层、第二金属层和第三金属层,所述第一金属层和第二金属层共形地覆盖所述栅极两侧相邻的第二电连接件、所述隔离结构以及所述通道层的部分侧壁。
13.如权利要求9所述的半导体器件的制备方法,其特征在于,在形成所述金属结构层后,还包括:
...【技术特征摘要】
1.一种半导体器件,其特征在于,包括:
2.如权利要求1所述的半导体器件,其特征在于,所述通道层和所述第一电连接件之间具有所述栅介质层,所述通道层的底面高于所述栅介质层的底面。
3.如权利要求1所述的半导体器件,其特征在于,所述栅介质层延伸覆盖部分所述第一绝缘结构层。
4.如权利要求3所述的半导体器件,其特征在于,所述栅介质层延伸覆盖所述第一绝缘结构层的侧壁与所述通道层的侧壁对齐。
5.如权利要求1所述的半导体器件,其特征在于,所述隔离结构位于相邻所述第一电连接件和第二电连接件之间的第一绝缘结构层上,且所述隔离结构的一侧面同时与所述通道层和所述栅介质层接触。
6.如权利要求5所述的半导体器件,其特征在于,所述隔离结构包括第一隔离层、第二隔离层和第三隔离层,所述第一隔离层位于所述第一绝缘结构层上,所述第二隔离层和所述第三隔离层同层设置且位于所述第一隔离层上,所述第三隔离层与所述通道层接触。
7.如权利要求1所述的半导体器件,其特征在于,所述金属结构层包括由下至上依次堆叠第一金属层、第二金属层和第三金属层,所述第一金属层和第二金属层共形地覆盖所述栅极两侧相邻的第二电连接件、所述隔离结构以及所述通道...
【专利技术属性】
技术研发人员:黄健宾,林毓纯,陈笋弘,
申请(专利权)人:福建省晋华集成电路有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。