【技术实现步骤摘要】
半导体结构、半导体结构的制备方法和半导体存储器
[0001]本公开涉及存储器
,尤其涉及一种半导体结构、半导体结构的制备方法和半导体存储器。
技术介绍
[0002]栅诱导漏极泄露电流(Gate Induced Drain Leakage,GIDL)是金属
‑
氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET,MOS管)的主要断态漏电机理,严重影响着MOS管器件的可靠性。在MOS管栅极关断而漏极接电压时,漏极杂质扩散层与栅极重叠部分靠近界面处的能带发生强烈的弯曲,表面形成反型层,而耗尽层非常窄,导带电子和价带空穴发生带
‑
带隧穿效应(Band
‑
to
‑
Band Tunneling,BTBT),从而形成漏极漏电流,随着器件尺寸的不断缩小,器件内横向电场不断增强,热载流子效应引起断态漏电的几率随之变大。
技术实现思路
[0003]本公开实施例提供了一种半导体结构、半导体结构的制备方法和半导体存储器:
[0004]第一方面,本公开实施例提供了一种半导体结构,包括:
[0005]沟道掺杂区;
[0006]形成在所述沟道掺杂区两侧的漏极掺杂区和源极掺杂区;
[0007]绝缘隔离层,包括第一绝缘隔离部分和第二绝缘隔离部分,所述第一绝缘隔离部分形成在所述沟道掺杂区的表面,所述第二绝缘隔离部分形成在所述漏极掺杂区的部分表面
【技术保护点】
【技术特征摘要】
1.一种半导体结构,其特征在于,所述半导体结构包括:沟道掺杂区;形成在所述沟道掺杂区两侧的漏极掺杂区和源极掺杂区;绝缘隔离层,包括第一绝缘隔离部分和第二绝缘隔离部分,所述第一绝缘隔离部分形成在所述沟道掺杂区的表面,所述第二绝缘隔离部分形成在所述漏极掺杂区的部分表面;第一金属层,形成在所述第一绝缘隔离部分的表面;第二金属层,形成在所述第二绝缘隔离部分的表面。2.根据权利要求1所述的半导体结构,其特征在于,所述第二金属层的功函数小于或者等于所述第一金属层的功函数,且所述第二金属层的功函数大于预设功函数阈值。3.根据权利要求2所述的半导体结构,其特征在于,所述预设功函数阈值为4.6电子伏特。4.根据权利要求1所述的半导体结构,其特征在于,所述第一金属层的材料包括下述至少之一:铱、镍、铂、钴。5.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构还包括第三金属层,所述第三金属层的材料与所述第二金属层的材料相同;其中,所述第三金属层形成在所述第一金属层的表面,且所述第三金属层与所述第二金属层连接。6.根据权利要求1所述的半导体结构,其特征在于,所述沟道掺杂区、所述漏极掺杂区以及所述源极掺杂区的掺杂离子类型相同。7.根据权利要求1至6任一项所述的半导体结构,其特征在于,所述沟道掺杂区为轻掺杂区;所述漏极掺杂区和所述源极掺杂区均为重掺杂区;其中,所述重掺杂区的掺杂离子浓度大于所述轻掺杂区的掺杂离子浓度。8.根据权利要求1所述的半导体结构,其特征在于,所述漏极掺杂区包括第一子掺杂区和第二子掺杂区,且所述第一子掺杂区位于所述沟道掺杂区与所述第二子掺杂区之间;其中,所述第二绝缘隔离部分形成在所述第一子掺杂区的表面。9.根据权利要求8所述的半导体结构,其特征在于,所述绝缘隔离层还包括第三绝缘隔离部分,所述第三绝缘隔离部分形成在所述源极掺杂区的部分表面;所述半导体结构还包括第四金属层,所述第四金属层形成在所述第三绝缘隔离部分的表面。10.根据权利要求9所述的半导体结构,其特征在于,所述源极掺杂区包括第三子掺杂区和第四子掺杂区,且所述第三子掺杂区位于所述沟道掺杂区与所述第四子掺杂区之间,所述第三绝缘隔离部分形成在所述第三子掺杂区的表面;其中,所述沟道掺杂区为轻掺杂区;所述第一子掺杂区和所述第三子掺杂区均为中掺杂区;所述第二子掺杂区和所述第四子掺杂区均为重掺杂区;其中,所述中掺杂区的掺杂离子浓度大于所述轻掺杂区的掺杂离子浓度,且所述中掺
杂区的掺杂离子浓度小于所述重掺杂区的掺杂离子浓度。11.根据权利要求9或10所述的半导体结构,其特征在于,所述半导体结构还包括第五金属层;其中,所述第五金属层形成在所述第一金属层的表面,且所述第五金属层的两端与所述第二金...
【专利技术属性】
技术研发人员:唐怡,
申请(专利权)人:长鑫存储技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。