一种专用集成电路功能验证装置制造方法及图纸

本发明专利技术公开了一种专用集成电路（ＡＳＩＣ）功能验证装置，该装置包括，数据控制模块，用于配置算法信息、源数据、期望数据；并根据其所配置的源数据和算法信息产生单信道或多信道调制数据输出至ＡＳＩＣ数据处理部件；接收ＡＳＩＣ数据处理部件发送的结果数据将其与所配置的期望数据进行比较产生验证结果；ＡＳＩＣ数据处理部件，接收调制数据进行扩频系统算法处理，输出结果数据至数据控制模块。采用本发明专利技术装置能够支持扩频系统中多信道调制数据算法的验证，并可大大降低验证成本，从而实现用简单灵活的方法对ＡＳＩＣ实现的算法功能进行验证。

【技术实现步骤摘要】

本专利技术涉及专用集成电路(ASIC)验证技术，特别涉及一种ASIC功能验证装置。
技术介绍
目前，在宽带码分多址(WCDMA)、码分多址(CDMA)和CDMA2000扩频通信系统中，ASIC芯片作为扩频系统核心算法技术的实现方式，不但其设计存在较大难度，ASIC芯片实现算法其本身比较复杂，实际应用环境比较多样，并且ASIC芯片技术在业界属于重大难点。因而，其验证方法和思路的相关资料信息很难获得。如何构造一种高效可行的验证装置对ASIC芯片实现的算法功能进行验证，具有相当的难度和独创性。通常，业界会采用WCDMA、CDMA或CDMA2000信号发生仪器作为信号源，对ASIC芯片实现的算法进行验证。图1为现有技术的ASIC验证装置组成结构示意图。如图1所示，采用信号发生仪器作为信号源的验证方法需要在实际的硬件环境中进行。其具体方法就是将信号发生仪器101接到需进行ASIC芯片算法验证的基带/中频/射频通道102上。然后将通道102输出的数据输入ASIC数据处理部件103进行处理。其中ASIC数据处理部件103包括两个主要部分ASIC芯片104和数字信号处理器(DSP)105。ASIC芯片104主要完成扩频系统算法处理；DSP105主要完成处理过程中对ASIC芯片104的各种资源配置和控制。最后，直接对ASIC数据处理部件103输出的结果进行分析。虽然此种方法可以尽量模拟实际环境，但信号发生仪只能支持单信道或很少的几个信道的数据发送，当ASIC芯片采用的扩频系统算法功能包含较多信道并需要很多信道同时工作进行验证时，使用信号发生仪来模拟实际信道环境就变得异常困难，甚至无法实现。此外，构造实际信道环境还需要资金购买价格昂贵的仪器并耗费大量物料成本，验证成本太高。因此，现有的验证方案不是一种简单可行的办法。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种ASIC功能验证装置，能够以低成本对ASIC所实现的算法功能进行验证，并能够支持扩频系统中单信道或多信道调制数据的算法验证。为达到上述目的，本专利技术的技术方案是这样实现的本专利技术公开了一种ASIC功能验证置，包括数据控制模块，用于配置算法信息、源数据、期望数据；并根据其所配置的源数据和算法信息产生单信道或多信道调制数据输出至ASIC数据处理部件；接收ASIC数据处理部件发送的结果数据将其与所配置的期望数据进行比较产生验证结果；ASIC数据处理部件，接收调制数据进行扩频系统算法处理，输出结果数据至数据控制模块。其中，所述ASIC数据处理部件可以为能够产生与数据控制模块配置的算法信息相同的算法信息，并能根据该算法信息对调制数据进行扩频系统算法处理的ASIC数据处理部件。该装置中，所述数据控制模块可以为能够输出算法信息至ASIC数据处理部件的数据控制模块；所述ASIC数据处理部件可以为能够根据数据控制模块发送的算法信息进行扩频系统算法处理的ASIC数据处理部件。其中，所述数据控制模块，可以包括控制模块、数据模块和比较模块；所述控制模块，用于配置算法信息和源数据、期望数据，并将配置算法信息和源数据发送至数据模块，将期望数据发送给比较模块； 所述数据模块，用于接收源数据和算法信息产生调制数据，输出调制数据至ASIC数据处理部件，并从ASIC数据处理部件接收结果数据并输出至比较模块；所述比较模块，用于接收数据模块转发的结果数据和控制模块发送的期望数据，并将结果数据与期望数据进行比较产生验证结果。其中，所述控制模块和比较模块可以设置在中央处理器(CPU)或DSP中；所述的数据模块可以设置在可编程逻辑器件中。其中，所述控制模块可以包括算法配置模块和数据配置模块；所述数据模块可以包括缓存模块，调制数据产生模块；所述算法配置模块，用于配置算法信息并发送至调制数据产生模块；所述数据配置模块，用于配置源数据并发送至缓存模块，配置期望数据并发送至比较模块；所述缓存模块，用于接收、缓存源数据并发送至调制数据产生模块，并从ASIC数据处理部件接收、缓存结果数据并发送至比较模块；所述调制数据产生模块，用于接收源数据和算法信息产生调制数据并输出至ASIC数据处理部件。其中，所述比较模块可以为能够存储并输出验证结果至外部设备的比较模块。其中，所述数据控制模块，可以包括控制模块、数据模块和比较模块；所述控制模块，用于配置算法信息和源数据、期望数据并发送至数据模块；所述数据模块，用于接收源数据和算法信息产生调制数据，输出调制数据至ASIC数据处理部件，接收期望数据并发送至比较模块；所述比较模块，用于接收数据模块转发的期望数据和ASIC数据处理部件发送的结果数据，并将结果数据与期望数据进行比较产生验证结果。其中，所述控制模块可以设置在CPU或DSP中；所述的数据模块和比较模块设置在可编程逻辑器件中。其中，所述控制模块可以包括算法配置模块，数据配置模块，所述数据模块可以包括缓存模块，调制数据产生模块；所述算法配置模块，用于配置算法信息并发送至调制数据产生模块；所述数据配置模块，用于配置源数据和期望数据并发送至缓存模块；所述缓存模块，用于接收、缓存源数据并发送至调制数据产生模块，接收、缓存期望数据并发送至比较模块；所述调制数据产生模块，用于接收源数据和算法信息，产生调制数据并输出至ASIC数据处理部件；其中，所述控制模块还可以进一步包括，存储器，用于从比较模块接收验证结果并输出至外部设备。其中，所述调制数据产生模块可以包含专用物理信道(DPCH)调制数据产生装置，其包括本地码产生器，用于接收算法配置模块对其配置的算法信息，产生本地码并输出至DPCH基带信号产生器；DPCH基带信号产生器，用于接收本地码、缓存模块转发的数据配置模块对其配置的源数据、算法配置模块对其配置的算法信息，产生基带调制信号并输出给多点采样装置；多点采样装置，用于接收算法配置模块对其配置的算法信息，对DPCH基带信号产生器输出的基带调制信号进行一个码片内的多点采样，并将采样数据输出到模拟频偏产生器；模拟频偏产生器，用于接收算法配置模块对其配置的算法信息，对经过多点采样装置采样后输出的数字信号增加信号的频偏，并输出给多径产生器；多径产生器，用于接收算法配置模块对其配置的算法信息，对经过模拟频偏产生器加过频偏的信号进行单径到多径的处理，并将多径信号输出给模拟干扰产生器；模拟干扰产生器，用于接收算法配置模块对其配置的算法信息，对多径产生器输出的多径信号增加干扰信号并输出单信道调制数据至分合路模块。上述方案中，所述DPCH基带信号产生器可以为WCDMA上行DPCH基带信号产生器。所述WCDMA上行DPCH基带信号产生器可以为能够产生符合WCDMA物理层协议要求的I，Q路基带调制信号的基带信号产生器。所述多点采样装置可以为三角波产生器。所述模拟频偏产生器可以为能够产生正弦和余弦信号的频率可控的数控振荡器装置。所述模拟干扰产生器可以为伪随机序列产生器或者白噪声产生器。其中，所述算法配置模块对本地码产生器配置的算法信息为扰码码号和信道码码号；所述算法配置模块对DPCH基带信号产生器配置的算法信息为专用物理数据信道(DPDCH)功率控制因子和专用物理控制信道(DPCCH)功率控制因子；所述DPCH基带信号产生器接收的源数据为DPCCH数据和本文档来自技高网...

【技术保护点】
一种专用集成电路ＡＳＩＣ功能验证置，其特征在于，该装置包括：数据控制模块，用于配置算法信息、源数据、期望数据；并根据其所配置的源数据和算法信息产生单信道或多信道调制数据输出至ＡＳＩＣ数据处理部件；接收ＡＳＩＣ数据处理部件发送的结果数 据将其与所配置的期望数据进行比较产生验证结果；ＡＳＩＣ数据处理部件，接收调制数据进行扩频系统算法处理，输出结果数据至数据控制模块。

【技术特征摘要】

【专利技术属性】
技术研发人员：王洋，张云，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]