音频模数转换器中的时钟自动检测分频器及其使用方法技术

一种音频模数转换器中的主时钟模式下的时钟自动检测分频器及其使用方法，在音频模数转换器的硅管芯片上，接主时钟管脚的时钟管理器的输出接到一个频率／电压转换器，再与一个电压比较器连接，电压比较器将频率／电压转换器的输出电压与硅管芯片上的参考电压、电流产生器的参考电压比较后判断出频率的高低，再将判断的结果送硅管芯片上的芯片状态机ＣＳＭ，芯片状态机ＣＳＭ记录所述的时钟分频器的自动分频系数，时钟分频器根据自动分频系数输出左右时钟和位时钟到芯片内部和芯片的输出管脚。本发明专利技术采用自动检测主时钟频率的方法判别用户所用的时钟模式，降低了音频模数转换器产品的管脚数和制造成本。

【技术实现步骤摘要】

本专利技术涉及音频数模转换(ADC)领域，尤其是指一种音频模数转换 器中的时钟自动检测分频器及其使用方法。
技术介绍
Z - A数据转换技术是一项广泛应用于高精度音频数模转换的技术。利 用i:-A数据转换技术的音频模数转换器ADC的一个产品典型结构参见图 1，音频模数转换器设在一个硅管芯片100上，主要由以下模块组成芯片 状态机CSM1，音频串行口2，串行控制端口3，多位2-A调节器4，数字 型号处理模块5，时钟管理器6，主时钟模式管理器7，参考电压、电流产 生器8以及9。其中芯片状态机CSM1:控制着芯片主时钟和从时钟两种模式转换的开关程序；音频串行口 2:从SDOUT/SCLK/LRCK管脚接受许多格式的串行音频信号，从SDOUT管脚接收串行数据并转化为并行格式。 串行控制端口3:从M0、 Ml管脚设置各种工作模式。 多位2-A调节器4和数字信号处理模块5:把低分辨率(典型值是1位到6位)、高采样频率(典型值是输入频率的32至l」128倍)的数字信号转化为高分辨率(典型值是16位到24位)、低采样频率(典型值是8KHz到200KHz)的输入数据。时钟管理器6和主时钟模式管理器7:自动检测和提供用户时钟模式的各种时钟信号。目前，大部分模数转换器需要处理3种采样频率的速度模式单倍速 SS(Single Speed),采样频率从OKHz到50KHz;双倍速DS ( Double Speed), 采样频率从50KHz到100KHz;四倍速QS (Quad Speed),采样频率从 lOOKHz到200KHz。因此，模数转换器需要能判断用户需要用哪种工作模一般来说，目前的商用ADC采用两种方法来确定时钟模式。 一是用专 用管脚来设定时钟模式，缺点是需要更大的封装，因而增加了生产成本。另一种方法是通过微控制器写入ADC来设定速度模式，这种方式由于需要 用户建立微控制器和ADC的接口，所以也增加了生产成本。
技术实现思路
本专利技术的目的是为了解决上述现有技术存在的问题，提出一种生产成本 低、判别用户所用的采样频率工作模式的音频模数转换器中的时钟自动检 测分频器及其使用方法。本专利技术的目的是这样实现的一种音频模数转换器中的时钟自动检测分频器，所述的音频模数转换器设在一个硅管芯片上，主要由以下模块组成芯片状态机CSM,接SDOUT， SCLK， LRCK管脚的音频串行口，串行控制端口。多位2-A调节器DSM 与动态元件匹配单元DEM，参考电压、电流产生器，主时钟模式管理器以 及接MCLK管脚的时钟管理器；所述的时钟自动检测分频器的结构为-在所述的音频模数转换器的硅管芯片上，接MCLK管脚的时钟管理器的 输出外接到 一个频率/电压转换器；所述的频率/电压转换器与一个外接的电压比较器连接；所述的电压比较器是与所述的硅管芯片上的参考电压、电流产生器相 连，所述的电压比较器将频率/电压转换器的输出电压和参考电压、电流产 生器的参考电压比较后判断出频率的高低；所述的电压比较器将判断的结果送到所述的硅管芯片上的芯片状态机 CSM;所述的芯片状态机CSM记录所述的电压比较器的判断结果，并结合模 式控制管脚的状态确定所述的时钟分频器的自动分频系数；时钟分频器根据自动分频系数输出左右时钟和位时钟到芯片内部和芯 片的输出管脚。一种音频模数转换器中的时钟自动检测分频器的使用方法，其包括如下 步骤步骤1，芯片状态机CSM设定时钟管理器的分频系数为2n，其中n是 一个固定的常数，使MCLK经时钟管理器产生采样频率为MCLK/2n，频率/ 电压转换器将此频率转化为电压；步骤2，由电压比较器对频率/电压转换器的输出电压和参考电压、电流 产生器的参考电压比较后，判断MCLK是高于还是低于频率fl， fl=17.02MHz/(l-d%)，其中d。/。是受PVT影响的值；步骤3，芯片状态机CSM记录上述MCLK对于频率fl的判断结果 FsDetMode;步骤4，芯片状态机CSM设定时钟管理器的分频系数为3n，与上述判 断流程相同，就判断此时MCLK的频率。步骤5，由电压比较器判断MCLK是高于还是低于频率f2, f2=25.53MHz/(l-d%)，其中(1%是受PVT影响的值；步骤6，芯片状态机CSM记录上述MCLK对于频率f2的判断结果 FsDetMode;步骤7，芯片状态机CSM设定时钟管理器的分频系数为4n，与上述判 断流程相同，继续判断此时MCLK的频率；步骤8，由电压比较器判断MCLK是高于还是低于频率f3， f3=34.04MHz/(l-d%)，其中d。/。是受PVT影响的值；步骤9，芯片状态机CSM记录上述MCLK对于频率f3的判断结果 FsDetMode;步骤10，根据以上对fl、 ￡2、 G的判断结果来确定MCLK的频率范围FsDetModeMCLK自动检测范围000低于17MHz00117 MHz —25 MHz01125 MHz —34 MHz111高于34 MHz步骤ll，根据下表，此时，芯片状态机CSM就判断出用户所用的时钟 模式(即主时钟与左右时钟的比值)以及自动分频系数。<table>table see original document page 7</column></row><table>本专利技术的效果本专利技术的带有时钟自动检测分频器的音频模数转换器及其使用方法， 不必用专用管脚来设定采样频率的速度模式，也不必通过微控制器写入DAC来设定速度模式，而是采用自动检测主时钟的方法判别用户所用的工作模式，降低了音频模数转换器产品的制造成本。为了进一步说明本专利技术的上述目的、结构特点和效果， 一下将结合附 图对本专利技术进行详细的描述。附图说明图1为音频模数转换器ADC产品的结构示意图； 图2为本专利技术的时钟自动检测分频器的结构方块图。具体实施方式下面结合附图，对本专利技术的音频模数转换器中的时钟自动检测分频器 及其使用方法进行详细说明。在音频应用环境下，音频模数转换器中的MCLK/LRCK比率是固定的 (参见图1中的音频串行口和时钟管理器的管脚)，速度模式是由串行控制 端口测试得到的，音频数模式转换器中的MCLK/LRCK比率与速度模式的关<table>table see original document page 7</column></row><table><table>table see original document page 8</column></row><table>由表一可知，速度模式得知后，只要自动检测判断出MCLK的范围就 可知MCLK/LRCK的比率和自动分频系数从而分频输出LRCK和SCLK 了 。 例如，如果速度模式是双倍速(DS)，那么为了确定MCLK/LRCK的比率 究竟是128还是256，我们只需要测量判别MCLK频率的范围是在 6.4-12.8MHz还是在22.016-25.6MHz内。判别的原理如下所述的采样频率的检测是用电流源、电阻、电容和开关在模拟部分完成 的，由于PVT (工艺、电压和温度)的变化，不可能测到单一频率。例如， 如果我们设定频率本文档来自技高网...

【技术保护点】
一种音频模数转换器中的时钟自动检测分频器，所述的音频模数转换器设在一个硅管芯片上，主要由以下模块组成：芯片状态机ＣＳＭ，接ＳＤＯＵＴ，ＳＣＬＫ，ＬＲＣＫ管脚的音频串行口，串行控制端口，多位∑－Δ调节器ＤＳＭ与动态元件匹配单元ＤＥＭ，参考电压、电流产生器，主时钟模式管理器以及接ＭＣＬＫ管脚的时钟管理器；其特征在于所述的时钟自动检测分频器的结构为：　　　　所述的音频模数转换器的硅管芯片上，接ＭＣＬＫ管脚的时钟管理器的输出外接到一个频率／电压转换器；　　　　所述的频率／电压转换器与一个外接的电压比较器连接；　　　　所述的电压比较器是与所述的硅管芯片上的参考电压、电流产生器相连，所述的电压比较器将频率／电压转换器的输出电压与参考电压、电流产生器的参考电压比较后判断出频率的高低；　　　　所述的电压比较器将判断的结果送到所述的硅管芯片上的芯片状态机ＣＳＭ；　　　　所述的芯片状态机ＣＳＭ记录所述的电压比较器的判断结果，并结合模式控制管脚的状态确定所述的时钟分频器的自动分频系数；　　　　时钟分频器根据自动分频系数输出左右时钟和位时钟到芯片内部的芯片的输出管脚。

【技术特征摘要】

【专利技术属性】
技术研发人员：王燕，林坤，於清，凌青，李跃辉，杨晓华，
申请(专利权)人：苏州顺芯半导体有限公司，
类型：发明
国别省市：32[中国|江苏]