具有主从时钟模式自动检测的音频模数转换器制造技术

一种具有主从时钟模式自动检测的音频模数转换器，在音频模数转换器的硅管芯片上，两个时钟模式设置管脚Ｍ０、Ｍ１接串行控制端口上，主时钟ＭＣＬＫ接到时钟管理器，ＳＤＯＵＴ、ＳＣＬＫ、ＬＲＣＫ管脚接到音频串行口和主时钟模式管理器，音频模数转换器根据两个时钟模式设置管脚的状态和对主时钟ＭＣＬＫ的自动检测结果判别用户的工作时钟模式，并根据主从时钟模式的选择接受或输出左右时钟和位时钟。本发明专利技术不必用专用管脚来设定用户的工作时钟模式，也不必通过微控制器写入ＡＤＣ来设定，而是采用自动检测两个时钟模式设置管脚和主时钟频率的方法判别用户所用的时钟模式，有效地降低了音频模数转换器产品的管脚数和制造成本。

【技术实现步骤摘要】

本专利技术涉及音频模数转换(ADC)领域，尤其是指一种音频模数转换 器中的主从时钟模式自动检测器。
技术介绍
i:-A数据转换技术是一项广泛应用于高精度音频数模转换的技术。利用i:-A数据转换技术的音频模数转换器的ADC的一个产品典型结构参见图l，音频模数转换器在一个硅管芯片上，主要由以下模块组成芯片状态机CSM1，音频串行口2，串行控制端口3，多位i:-A调节器4，数字信号 处理模块5，时钟管理器6，主时钟模式管理器7，参考电压、电流产生器 8以及9。 其中芯片状态机CSM1;控制着芯片主时钟和从时钟两种模式转换的开关 程序。音频串行口 2:从SDOUT/SCLK/LRCK管脚接收许多格式的串行音频 信号，从SDOUT管脚接收串行数据并转化为并行格式。串行控制端口3:从M0、 Ml管脚设置各种工作模式。多位i:-A调节器4和数字信号处理模块5:把低分辨率(典型值是1 位 6位)、高采样频率(典型值是输入频率的32倍 128倍)的数字信号 转化为高分辨率(典型值是16位 24位)、低采样频率(典型值是8KHz 200KHz)的输入数据。时钟管理器6和主时钟模式管理器7:自动检测和提供用户时钟模式的 各种时钟信号。目前，大部分模数转换器需要处理3种采样频率的速度模式单倍速 SS(Single Speed),采样频率从OKHz到50KHz;双倍速DS(Double Speed)， 采样频率从50KHz到100KHz;四倍速QS (Quad Speed),采样频率从lOOKHz到200KHz。因此，模数转换器需要能判别用户需要用哪种工作时 钟模式。一般来说，目前的商用ADC采用两种方法来确定时钟模式。 一是用专 用管脚来设定时钟模式，缺点是需要更大的封装，因而增加了生产成本。 另一种方法是通过微控制器写入ADC来设定速度模式，这种方式由于需要 用户建立微控制器和ADC的接口，所以也增加了生产成本。
技术实现思路
本专利技术的目的是为了解决上述现有技术存在的问题，提出一种生产成 本、判别用户所用的时钟模式的音频模数转换器中的主从时钟模式自动检、、細叫本专利技术的技术方案是一种具有主从时钟模式自动检测的音频模数转换器，所述的音频模数 转换器在一个硅管芯片上，主要由以下模块组成芯片状态机CSM，接SDOUT， SCLK， LRCK管脚的音频串行口和主时钟模式管理器，串行控制 端口，多位E-A调节器DSM与动态元件匹配单元DEM，参考电压、电流 产生器，以及接MCLK管脚的时钟管理器，所述的主从时钟自动检测器的 结构为-在所述的音频模数转换器的硅管芯片上，接MCLK管脚的时钟管理器 的输出外接到一个频率/电压转换器；所述的频率/电压转换器与一个外接的电压比较器连接；所述的电压比较器是与所述的硅管芯片的参考电压、电流产生器相连 接，所述的电压比较器将频率/电压转换器的输出电压与参考电压、电流产 生器的参考电压比较后判断出频率的高低；所述的电压比较器将判断的结果送到所述的硅管芯片上的芯片状态机 CSM;其特征在于，所述的芯片状态机CSM根据两个时钟模式设置管脚M0、 Ml的状态或者控制寄存器和对主时钟MCLK的自动检测结果来确定用户 的工作时钟模式。所述的具有主从时钟模式自动检测的音频模数转换器根据两个时钟模 式设置管脚M0、 Ml的状态的不同组合可以设定不同的时钟模式，见表一:表一<table>table see original document page 6</column></row><table>所述的具有主从时钟模式自动检测的音频模数转换器，其特征在于， 当所述的音频模数转换器工作在主时钟模式时，所述的音频模数转换器自动检测MCLK的频率范围，并将结果送入所述的芯片状态机CSM，所述的 芯片状态机CSM就判断出用户所用的时钟模式(即主时钟模式与左右时钟 的比值)以及自动分频系数，见表二表二<table>table see original document page 6</column></row><table>所述的具有主从时钟模式自动检测的音频模数转换器，其特征在于， 当所述的音频模数转换器工作在从时钟模式时，所述的音频模数转换器自动检测MCLK的频率范围以及MCLK/LRCK比值，并将结果送入所述的芯 片状态机CSM，所述的芯片状态机CSM就判断出用户所用的时钟模式，见表三:表三<table>table see original document page 7</column></row><table>与现有技术相比，本专利技术不必用专用管脚来设定采样频率的速度模式，也不必通过微控制器写入DAC来设定速度模式，采用了自动检测主时钟的 方法来判别用户所用的时钟工作模式，从而降低了音频模数转换器产品的 制造成本。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明。 图1为习知的音频模数转换器ADC产品的结构示意图；图2为本专利技术中主从时钟模式自动检测模块的结构示意图；具体实施方式如图2示，音频模数转换器中的时钟模式既可以是主时钟模式，即音 频模数转换器自动产生并输出用户需要的左右时钟和位时钟，也可以是从 时钟模式，即音频模数转换器从主控芯片接收左右时钟和位时钟。因此所 述的音频模数转换器根据设置管脚M0、 Ml的状态的不同组合可以测得用 户的基本时钟模式，见表一。例如当用户的时钟模式是主时钟模式双倍速时，音频模数转换器需要 自动检测MCLK的范围以确定MCLK/LRCK比值和自动分频系数。在音频应用环境下，音频模数转换器中的MCLK/LRCK比率是固定的，音频模数 转换器中的MCLK/LRCK比率与速度模式的关系如表二。由表二可知，在得知速度模式后，只要自动检测判断出MCLK的范围 就可以知道MCLK/LRCK的比率和自动分频系数，从而分频输出LRCK和 SCLK。例如，如果速度模式是双倍速(DS)，为了确定MCLK/LRCK的比 率究竟是128或256，就只需要测量判断MCLK频率的范围是6.4MHz 12.8MHz还是22.016MHz 25.6MHz。判断频率范围的原理如下所述的采样频率的检测是用电流源、电阻、电容和开关在模拟部分完 成的，由于PVT (工艺、电压和温度)的变化，不可能测到单一频率。例如，如果我们设定频率检测器来测量频率fD，假设受PVT影响是+/-(1%， 那么模拟频率检测器只能测量到低于fD(l-d。/。)或者是高于fO(l+d。/。)的频率， 而处于K)(l-cT/。)和^)(1+(1%)之间的频率由于PVT的变化而测量不到。在本实施方式中，上述的PVT影响的值d。/。被设成典型值25%，当 (1%=25%时，fl=17MHz， f2=25.6MHz， f3=34MHz，频率检测器需要作出三个判断MCLK是高于还是低于fl; MCLK是高于还是低于f2; MCLK是高于还是低于f3;当知道采样频率自动检测器的检测结果，MCLK的范围可以由表四决定表四<table>table see original document本文档来自技高网...

【技术保护点】
一种具有主从时钟模式自动检测的音频模数转换器，所述的音频模数转换器在一个硅管芯片上，主要由以下模块组成：芯片状态机ＣＳＭ，接ＳＤＯＵＴ，ＳＣＬＫ，ＬＲＣＫ管脚的音频串行口和主时钟模式管理器，串行控制端口，多位∑－Δ调节器ＤＳＭ与动态元件匹配单元ＤＥＭ，参考电压、电流产生器，以及接ＭＣＬＫ管脚的时钟管理器，所述的主从时钟自动检测器的结构为：在所述的音频模数转换器的硅管芯片上，接ＭＣＬＫ管脚的时钟管理器的输出外接到一个频率／电压转换器；所述的频率／电压转换器与一个外接的电压比较器连接；所述的电压比较器是与所述的硅管芯片的参考电压、电流产生器相连接，所述的电压比较器将频率／电压转换器的输出电压与参考电压、电流产生器的参考电压比较后判断出频率的高低；所述的电压比较器将判断的结果送到所述的硅管芯片上的芯片状态机ＣＳＭ；其特征在于，所述的芯片状态机ＣＳＭ记录所述的电压比较器的判断结果，根据两个时钟模式设置管脚Ｍ０、Ｍ１的状态或者控制寄存器和对主时钟ＭＣＬＫ的自动检测结果来确定用户的工作时钟模式。

【技术特征摘要】

【专利技术属性】
技术研发人员：王燕，林坤，於清，凌青，李跃辉，杨晓华，
申请(专利权)人：苏州顺芯半导体有限公司，
类型：发明
国别省市：32[中国|江苏]