一种DEM算法的量化器电路及实现方法技术

本发明专利技术公开了一种ＤＥＭ算法的量化器电路，包括：ＡＤ量化器、动态元素匹配部分、与所述动态元素匹配部分对应的ＤＡ量化器，还包括比较器和控制器，其中：所述比较器，用于判别所述ＡＤ量化器的输出值Ｋ与２↑［Ｎ］／ｎ的大小关系，并通知所述控制器，其中，Ｎ为所述ＡＤ量化器和所述ＤＡ量化器中的比特ｂｉｔ数，ｎ为大于等于２的整数；所述控制器，用于根据所述比较器比较结果，通过所述动态元素匹配部分向对应的ＤＡ量化器的反馈电容进行充放电运算。本发明专利技术的实施例中，在确保ＤＥＭ算法可以正确的对量化器的非线性误差进行整形的基础上，有效降低了以往ＤＥＭ算法中的大量重复单元的数量，降低结构复杂度，节省电路面积，降低成本。

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及一种DEM (Dynamic Element Match, 动态元素匹配)算法的量化器电路及实现方法。
技术介绍
高精度和高线性度已经成为目前ADC ( Analog to Digital Convertor，模数 转换器)、DAC (Digital to Analog Convertor,数模转换器)的一个主要发展方 向。如果精度在N (>16) bit左右，奈奎斯特ADC—般采用逐次逼近形式， 至少需要2W (N为bit数)个周期才能完成转换。然而，Sigma delta ADC (过 采样ADC)的转换速度无此限制，且对电路线性度的要求远远低于奈奎斯特 ADC。SigmadeltaADC (过采样ADC )又可分为单bit和多bit两种，相对于单bit 过采样ADC、 DAC,多bit技术的环路稳定性非常大，且对输入和输出级滤波 器的要求降低，在节省面积和功耗的同时，可以使整个Sigma delta ADC的精 度得到提高。所以，在SNR ( Signal Noise Ratio,信噪比)高于100dB的应用 中，多bit技术成为首选。但是，基于具体应用要求，多bit技术要求量化器的 线性度必须高于设计精度，因此产生了DEM算法以提高量化器的线性度，但 是当DEM算法应用于具体当多bit尤其是4bit以上的量化器电路时，经常会显得 冗长复杂且其电路占用很多面积。在众多DEM的算法之中，基于向量的整形方法(Vector Based Mismatch Shaping)是高阶整形算法中最为常用的算法之一。该算法的电路一般包括2、 N为DAC的bit数)个数字噪声整形环路滤波器， 其中每一个噪声整形电路的输出分别对应控制一个量化器DAC单元的开关， 如图1所示。由于每一个DAC的单元导通与否都由一个对应的噪声整形电路进 行控制，因此DAC的输出为原DAC的输出信号和噪声整形电路的传输函数的 积。 一般DAC的非线性不匹配噪声接近白噪声，所以两者乘积的结果可以达 到对DAC中的噪声进行整形的目的。图2为其中一个噪声整形滤波器环路，其NTF (Noise Transfer Function, 噪声传输函数)为H (z)，输入为f (n)，比较器的输入为Wj (n),输出为 Xi (n)，量化器的非线性误差大小为ei (n)，参考电压为r (n) ， r (n)是 随时间而改变的非常量。2N个环路的输入信号均为f(n)，参考电压均为r(n), 并且各环路的NTF相同。在Xi (n)控制量化器的DA (Digital to Analog,数模 转换)中第i个单元的开关中，如果输入信号Wi (n)大于(或小于)参考电压 r (n)，那么比较器的输出Xi为l (或0)。若为一阶噪声整形，则H (z)为z— 、二阶噪声整形为z-1 (2- z-1),其它阶数的噪声整形函数以此类推，即对 于根据积分规则进行n阶噪声整形。如果DAC的输出为K,即有K个DAC单元 输出l，其他输出0，那么参考电压r (n)应使K个最大的Wi (n)大于r (n)， 因此，有K个Xi的输出为l,其它Xi输出为0。 F (n)的产生主要考虑环路的稳 定性因素。DEM算法可以解决量化器的非线性问题，但是如果量化器为多bit,那么 就需要至少2W个噪声整形环路，占用很多芯片面积。另外一种高阶DEM整形算法为树型结构整形(Tree Structure mismatch shaping)。其具体原理如下。以量化器中DAC为4bit为例，即DAC需要16 (2N)个单元，其具体结 构如图3所示，共有4层开关单元，每层依次1个、2个、4个、8个开关单 元，每一个开关单有一个输入和两个输出，每层的输出分别是4bit， 3bit, 2bit， lbit。此结构把4bit的输入信号转换成2"个lbit输出信号，1的位置发生变化， DAC所选中的单元也发生变化，以达到对DAC的非线性误差噪声整形的目 的。每个开关单元的构成如图4所示，其中，k表示该开关单元所在的层次，r 表示该开关单元在该层次所在的位置。如图5所示，为2阶整形的环路滤波器，由此产生具体Sk,r电路。其它阶整形原理相同，具体噪声整形原理与本文关系较小，不再赘述。然而，该DEM算法虽然实现较Vector Based Mismatch Shaping容易很多， 但是其原理和结构更加复杂。以Nbit量化器为例，需要DAC 2N个单元，需要 树型结构的log2(2N)层，共包括开关单元(2N"-1)个，噪声整形电路(2"+1-1) 个，占用了大量的面积，并且重复单元过多。
技术实现思路
本专利技术实施例提供了 一种DEM算法的量化器电路及实现方法，改善量化 器DA的线性度，对量化器中的DA的非线性进行噪声整形，从而达到降低重 复单元数目，简化结构，节省芯片占用电路面积的目的。本专利技术实施例提供了 一种动态元素匹配DEM算法的量化器电路，包括 模数转换AD量化器、动态元素匹配部分、与所述动态元素匹配部分对应的数 模转换DA量化器，还包括比较器和控制器，其中所述比较器，用于判别所述AD量化器的输出值K与2 n的大小关系，并 通知所述控制器，其中，N为所述AD量化器和所述DA量化器中的比特bit数， n为大于等于2的整数；所述控制器，用于根据所述比较器比较结果，通过所述动态元素匹配部 分向对应的DA量化器的反馈电容进行充放电运算。本专利技术实施例提供了一种DEM算法的量化器电路实现方法，包括比较器接收预设频率时钟的信号和倍频时钟的信号，判别AD量化器的输 出值K与2W/n的大小关系，并通知控制器，S0<K<2N/n，在预设频率时钟到 来时，使用DEM算法选择K个量化器中的单元；g2N/n<K<2N，在预设频率 时钟到来时，量化器中的2 n个单元全部被选中，当倍频时钟到来时，使用 DEM算法选中K-2,n个单元，其中，N为所述AD量化器和DA量化器中的bit 数，n为预设频率时钟的工作频率f;和倍频时钟的工作频率f。ther的取整比值；控制器根据所述比较器指示，通过所述动态元素匹配部分向对应的DA 量化器的反馈电容进行充放电运算。本专利技术的实施例中，在确保DEM算法可以正确的对量化器的非线性误差 进行整形的基础上，有效降低了以往DEM算法中的大量重复单元的数量，降低结构复杂度，节省电路面积，降低成本。 附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下 面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲, 在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是现有技术中DEM算法基本原理图2是现有技术中噪声整形内部结构图3是现有技术中树型结构整形原理图4是现有技术中开关单元结构图5是现有技术中二阶整形S^电路产生原理图6是本专利技术实施例中DEM算法原理图7是本专利技术实施例中树型结构整形原理图。具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及 实施方式，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实 施本文档来自技高网...

【技术保护点】
一种动态元素匹配ＤＥＭ算法的量化器电路，包括：模数转换ＡＤ量化器、动态元素匹配部分、与所述动态元素匹配部分对应的数模转换ＤＡ量化器，其特征在于，还包括比较器和控制器，其中：　所述比较器，用于判别所述ＡＤ量化器的输出值Ｋ与２↑［Ｎ］／ｎ的大小关系，并通知所述控制器，其中，Ｎ为所述ＡＤ量化器和所述ＤＡ量化器中的比特ｂｉｔ数，ｎ为大于等于２的整数；　所述控制器，用于根据所述比较器比较结果，通过所述动态元素匹配部分向对应的ＤＡ量化器的反馈电容进行充放电运算。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵海虹，李定，夏君，李波，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]