一种调制器电路及实现方法技术

本发明专利技术实施例公开了一种调制器电路及实现方法，所述调制器电路具体包括多级调制器，所述多级调制器中的第一级调制器电路，使用连续时间结构；所述多级调制器中的后级调制器电路，使用开关电容结构。本发明专利技术的实施例中，采用部分ＣＴ环路滤波器的调制技术，将其应用于ＳＣ环路滤波器，在规避到ＣＴ滤波器的一些缺点同时，降低ＳＣ滤波器的功耗，提高ＳＣ滤波器的应用频率范围。

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及。
技术介绍
目前AD (Analog to Digital,才莫婆史转换)器、DA (Digital to Analog,凄t才莫 转换)器的发展方向为高精度和高线性度。如果精度为N(NM6),奈奎斯 特ADC ( Analog to Digital Convertor,才莫数转换器) 一般只有逐次逼近结构可 以达到，但至少需要2N (N为bit数)个周期才能完成转换。由于过采样技术 ADC的转换速度无此限制，且对电路线性度的要求低于奈奎斯特ADC。因此， 过采样技术成为当今高精度ADC、 DAC (Digital to Analog Convertor,数模转 换器)发展方向的主流。在现有技术一 中，单环SC Sigma delta ADC主要分为CIFB ( Cascade of Intergrators w他distributed FeedBack,带反馈结构级联的积分器调制器)、 CRFB ( Cascade ofResonators with distributed FeedBack，带反々责结构级耳关共鸣 积分器调制器)、CIFF ( Cascade of Intergrators with weighted FeedForward， 带前馈结构级联的积分器调制器)、CRFF( Cascade ofResonators with weighted Feedforward,带前馈结构级联共鸣积分器调制器)四种主要结构，图l为典型 的CIFB结构SC调制器。其中，SC调制器的第一级积分器的实现电路如图2所示。其中Vre;Q5、 Vrefo 为量化器中DA的参考电压，Vin为积分器输入电压，Vout为积分器输出电压， ①1和①2分别为采样阶段和建立阶段时钟，①1和①2为两个互相不交叠时钟， Cs为积分器的采样电容，Cf为量化器的DA的反々赍电容，Cint为积分电容。下 面对带宽和SR两个参数进行估算。1、带宽积分器的时域电压建立方程为<formula>formula see original document page 4</formula>要求运放线性建立精度高于0.1%,即要求。 一般情况运放带宽取值为 时钟工作频率fs的7-9倍。2、 SR运》文建立的最大斜率为浴—:2il^lk& Cint T如果摆率大于该值(电压摆率就是电压摆动的速率，单位为v/s, —般用V/uS轨到轨是指电压可以达到电源电压的附近)，则运放就不受摆率的限制。 由于负载电容、采样电容和反馈电容大小对SR都有很大影响，但通常情况下， 对于单环单BIT的Sigma delta ADC来说，SR的取值为120-250 V/us。SC结构的Sigma delta ADC,由于运放的带宽取值通常为工作频率的几 倍，为在积分器中建立良好的信号，只有加大运放电流才能满足要求。所以 当信号输入频率较高时，需要付出的功耗代价几何级增长，这样限制了SC结 构在更高速领域的应用。在现有技术二中，单环CT Sigma delta ADC的结构与单环SC Sigma delta ADC类似，但积分器的实现为连续时间电路，具体结构如图3所示。第一级积分器的实现电路同样是多种结构，如图4所示。其中，Vin为积 分器输入电压，Vout为积分器输出电压，①l和①2分别为采样阶段和建立阶 段时钟，①l和①2为两个互相不交叠时钟，Cf为积分器的采样电容，DAC为 电流反馈。CT Sigma delta ADC,由于积分器不需要采样建立，因此对时钟的抖动极 为敏感；而且量化器的DA的反馈结构对时钟同样非常敏感； 一般对于量化器 的DA来说，如果本周期的量化器反馈结果为l，那么在下一周期，反馈不同 值，比如0， l大小电压的情况下，反々赍时间是不同的，而这样;徵小的差异， 对CT Sigma delta ADC来it,可能会产生4艮大影响。
技术实现思路
本专利技术实施例提供了 ，当输入信号频率较 大时，使用CT结构积分器以降低SC结构的Sigma delta ADC的功耗；降 低CT结构积分器对时钟的敏感度；降低CT结构积分器对量化器反馈信号反馈时间的敏感度。本专利技术实施例提供了一种调制器电路，包括多级调制器，所述多级调制 器包括第 一级调制器电路和后级调制器电路，其中所述第 一级调制器电路中 的积分器为连续时间结构，后级调制器电路中的积分器为开关电容结构。本专利技术实施例提供了一种调制器电路的实现方法，包括多级调制器包括第一级调制器电路和后级调制器电路，所述多级调制器中的第一级调制器电路，使用连续时间结构进行积分；所述多级调制器中的后级调制器电路，使用开关电容结构进行积分。 本专利技术的实施例中，采用部分CT环路滤波器的调制技术，将其应用于SC环路滤波器，在规避到CT滤波器的一些缺点同时，降低SC滤波器的功耗，提高SC滤波器的应用频率范围。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下 面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲， 在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是现有技术中CIFB结构SC调制器结构图2是现有技术中SC第一级积分器的实现电路结构图3是现有技术中CT调制器结构图4是现有技术中CT第一级积分器的实现电路结构图5是本专利技术实施例中三级调制器实现电路结构图6是本专利技术实施例中图5中电路第 一级结构图7是本专利技术实施例中CIFF调制器结构图8是本专利技术实施例中采用其他形式的CT结构图。具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施方式，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实 施方式仅仅用以解释本专利技术，并不用于限定本专利技术。Sigma delta ADC (过采样技术ADC )可分为SC ( Switched Capacitor,开 关电容)和CT (Continuous Time,连续时间)两类滤波器，SC滤波器的时 间常数对时钟抖动不敏感，而CT环路滤波器的时间常数经常需要校正，且线 性度和精度比SC电路低。但是，CT滤波器的运放带宽主要受限于量化器的 转换速度等因素， 一般取时钟频率的2倍，而SC的运放带宽受限于运放的建 立， 一般至少为时钟频率的5倍，因此CT环路滤波器的功耗更低，频率的应 用范围更广。本专利技术实施例将CT结构和SC结构相结合，产生一种新的调制器结构， 该结构可以适当规避常见的CT结构和SC结构的缺点，在兼顾SC调制器对 时钟不敏感的优点的同时，该专利技术在输入级使用CT积分器，大大降低了系统 的功耗。由于SC调制器的主要电流都来自于第 一级积分器，其它级积分器不需要 过多电流，所以本专利技术实施例的调制器的第一级采用CT结构，当系统输入信 号频率较高的情况下，整个调制器的功耗并没有增加过多。由于CT结构调制 器对量化器反馈信号反馈时间的敏感度较高，所以量化器DA的反馈电路仍 沿用SC结构完成。下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行 清楚、完整地描述，显然本文档来自技高网...

【技术保护点】
一种调制器电路，包括多级调制器，其特征在于，　所述多级调制器包括第一级调制器电路和后级调制器电路，其中所述第一级调制器电路中的积分器为连续时间结构，后级调制器电路中的积分器为开关电容结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵海虹，夏君，李定，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]