一种单端输入的迟滞比较电路制造技术

本发明专利技术公开了一种单端输入的迟滞比较电路，包括用于产生阈值电压的阈值电压产生环路，以及用于产生迟滞电压的正反馈支路；正反馈支路由电流源Ｉ３和开关ＳＷ串联构成；阈值电压产生环路包括ＰＭＯＳ管Ｐ１、Ｐ２，ＮＭＯＳ管Ｎ３、Ｎ４，电流源Ｉ１、Ｉ２；ＰＭＯＳ管Ｐ１的栅极作为输入端，其漏极接地，源极与ＮＭＯＳ管Ｎ３的源极相接并连接到正反馈支路的开关ＳＷ，开关ＳＷ的另一端接电流源Ｉ３的输出端；ＮＭＯＳ管Ｎ３的栅极与漏极相连并连接到ＮＭＯＳ管Ｎ４的栅极和电流源Ｉ１的输出端；ＮＭＯＳ管Ｎ４的漏极接电流源Ｉ２的输出端，源极与ＰＭＯＳ管Ｐ２的源极相连；ＰＭＯＳ管Ｐ２的栅极和漏极接地；电流源Ｉ１、Ｉ２、Ｉ３的输入端均与电源Ｖ↓［ＤＤ］相接。本迟滞比较电路是为检测芯片中某电压是否过低而设计，电路只有一个输入端用于输入待测电压。

【技术实现步骤摘要】

本专利技术属于模拟集成电路领域，具体涉及一种单端输入的迟滞比较电路，是一种单端输入且自身产生比较阈值电压的迟滞比较电路，尤其适用于集成电路中的迟滞比较器。
技术介绍
在集成电路芯片的应用领域中，对于芯片的某个输入或输出电压常常会有最高和最低电位的限制，那么相应的就需要在芯片中设计电路对这个电压进行检测。一旦该电压过高或者过低时，就输出一定的信号对芯片进行保护或者关断等操作。检测电路的实现方法就是采用合适的比较电路，而且由于检测电路的输出信号还需要对芯片进行一定的控制，因此使用单纯的比较电路会造成芯片的不稳定性，需要用到迟滞比较电路。这样一旦当输入电压低于其下限电位时，迟滞比较电路就输出使芯片关断的控制信号。而且当输入电压在其下限电位左右微小的波动时，迟滞比较电路仍然只会输出使芯片关断的控制信号。只有当输入电压高于下限电位一定的数值时，迟滞比较电路才会发生翻转输出另一种状态的控制信号使芯片正常工作。传统的迟滞比较电路为双端输入差动对结构，不仅需要从外部引入参考电平VREF，往往还需要外部电路为其提供偏置电压VBIAS。这样的比较电路在芯片上会占用较大的面积，而且电路性能还会受到参考电平VREF和偏置电压VBIAS的波动的影响。
技术实现思路
本专利技术的目的在于提供一种单端输入的迟滞比较电路，该迟滞比较电路具有独立的工作能力，电路所占的面积小、结构简单而且性能稳定。本专利技术提供的一种单端输入的迟滞比较电路，其特征在于该迟滞比较电路包括用于产生阈值电压VTH和进行比较的阈值电压产生环路，以及用于产生迟滞电压VHYS的正反馈支路；其中，正反馈支路由电流源I3和开关SW串联构成；阈值电压产生环路包括PMOS管P1、P2、NMOS管N3、N4和电流源I1、I2，PMOS管P1的栅极作为输入端CTRL，其漏极接地，源极与NMOS管N3的源极相接并连接到正反馈支路的开关SW，开关SW的另一端接电流源I3的输出端；NMOS管N3为二极管连接，其栅极与漏极相连后又分别连接到NMOS管N4的栅极和电流源I1的输出端；NMOS管N4的漏极接电流源I2的输出端，源极与PMOS管P2的源极相连；PMOS管P2的栅极和漏极接地；电流源I1、I2和I3的输入端均与电源VDD相接。本专利技术与现有的技术相比本电路没有使用差动对结构，不需要外部电路为其提供参考电压，而且本电路自身具有偏置产生电路，所以也不需要外部电路为其提供偏置电压。本专利技术的迟滞比较电路具有由四个MOS管构成的环路以及与之配合的电流源，它们组成了本迟滞比较电路的阈值电压产生部分，再加上由电流源和开关组成的正反馈支路，共同组成了本迟滞比较电路的核心部分。通过对阈值电压产生部分中的电流源I1与电流源I2的大小，或者NMOS管N3与NMOS管N4的比例关系以及PMOS管P1与PMOS管P2的比例关系的调节，则可以实现不同大小的翻转阈值电压VTH。通过对正反馈支路中的电流源I3的大小的调节，则可以实现不同大小的迟滞电压VHYS。当本迟滞比较电路的各个参数设定后，电路即可在电源供电的情况下独立的工作在芯片内部。例如当本迟滞比较电路应用于白光LED驱动芯片中，对调光信号进行检测，在调光信号电压低于本电路所设定的翻转阈值时，本电路输出相应的控制信号将关断芯片中的大部分模块，以起到保护作用。而且由于电路的独立性，在其他模块不工作时本电路仍能完成对调光信号进行检测的功能。因此，当所检测的调光信号恢复正常时，本电路又会输出控制信号来启动芯片重新工作。在电源电压相对稳定的芯片中(电源电压的波动在正负10％以内)，本迟滞比较电路的翻转阈值和迟滞电压都是相当稳定的，工作性能良好。附图说明图1为本专利技术的迟滞比较电路的电路原理图；图2为本专利技术的迟滞比较电路的改进方案的电路原理图；图3为对应于图1的第一种实施方式的电路图；图4为对应于图1的第二种实施方式的电路图；图5为对应于图2的第一种实施方式的电路图；图6为对应于图2的第二种实施方式的电路图。具体实施例方式如图1所示，本专利技术为单端输入的迟滞比较电路，包括正反馈支路2和阈值电压产生环路1两个部分。其中，正反馈支路2用于产生迟滞电压VHYS。阈值电压产生环路1用于产生阈值电压VTH以及完成比较功能。正反馈支路2由电流源I3和开关SW串联构成。阈值电压产生环路1包括PMOS管P1、P2、NMOS管N3、N4和电流源I1、I2。PMOS管P1的栅极作为输入端CTRL，其漏极接地，源极与NMOS管N3的源极相接并连接到正反馈支路的开关SW，开关SW的另一端接电流源I3的输出端。NMOS管N3为二极管连接，其栅极与漏极相连后又分别连接到NMOS管N4的栅极和电流源I1的输出端。NMOS管N4的漏极接电流源I2的输出端，源极与PMOS管P2的源极相连。PMOS管P2为二极管连接，其栅极和漏极接地。电流源I1、I2和I3的输入端均与电源VDD相接。本专利技术的实施电路具体工作原理详细叙述如下。本电路可通过自身的阈值电压产生环路1在达到平衡时的临界条件来实现对该迟滞比较器阈值电压的设置，因此不需要外部提供参考电压。当电路平衡时，电流源I1产生的电流将流经由NMOS管N3和PMOS管P1组成的支路；电流源I2产生的电流将流经由NMOS管N4和PMOS管P2组成的支路；电流源I3支路的开关将断开。此时根据动态平衡的KVL方程可知，结点X2处的电压既等于从NMOS管N3、PMOS管P1支路到地的电压大小，也等于从NMOS管N4、PMOS管P2支路到地的电压大小。那么可以列出下面的等式VTH+VSGP1+VGSN3＝VSGP2+VGSN4式中的阈值电压VTH即为此刻对应的CTRL端的电压值，也就是本迟滞比较电路的翻转阈值电压，VSGP1为PMOS管P1的源极和栅极之间的电压差，VGSN3为NMOS管N3的栅极和源极之间的电压差，VSGP2为PMOS管P2的源极和栅极之间的电压差，VGSN4为NMOS管N4的栅极和源极之间的电压差。再由饱和状态下的MOS管电流公式和所使用的工艺库中提供的各项参数，以及所设置的电流源I1和I2所产生的电流大小，即可分别算得等式中除了阈值电压VTH之外的另外四个电压值，所以阈值电压VTH就这样确定下来。当CTRL端的电压低于阈值电压VTH时，由于电流源I1的存在使得NMOS管N3、PMOS管P1支路的电流为恒定值，因此阈值电压VTH越低结点X1和X2的电位也会随之降低。设构成的PMOS管P1的并联PMOS管的数量与构成的PMOS管P2的并联PMOS管的数量的比例为n∶1，n＞1，则将构成的NMOS管N3的并联NMOS管的数量与构成的NMOS管N4的并联NMOS管的数量的比例亦设置为n∶1，这样可使得此时由NMOS管N4和PMOS管P2组成的支路上的电流被限制得很小，那么产生电流源I2的器件(即图3中的PMOS管P14)将进入线性区，输出OUT为高电平，OUT的反馈信号使得开关SW断开。当CTRL端的电压从低于阈值电压VTH变化到高于阈值电压VTH时，相应的结点X1和X2的电位也会随之升高。这将使得由NMOS管N4和PMOS管P2组成的支路导通，电流源I2产生的电流能流经该支路，使得NMOS管N4向线性区转变，所以此时OUT的电位变为低。OUT的反馈本文档来自技高网...

【技术保护点】
一种单端输入的迟滞比较电路，其特征在于：该迟滞比较电路包括用于产生阈值电压Ｖ↓［ＴＨ］和进行比较的阈值电压产生环路（１），以及用于产生迟滞电压Ｖ↓［ＨＹＳ］的正反馈支路（２）；其中，　　　　正反馈支路（２）由电流源Ｉ３和开关ＳＷ串联构成；　　　　阈值电压产生环路（１）包括ＰＭＯＳ管Ｐ１、Ｐ２、ＮＭＯＳ管Ｎ３、Ｎ４和电流源Ｉ１、Ｉ２，ＰＭＯＳ管Ｐ１的栅极作为输入端ＣＴＲＬ，其漏极接地，源极与ＮＭＯＳ管Ｎ３的源极相接并连接到正反馈支路的开关ＳＷ，开关ＳＷ的另一端接电流源Ｉ３的输出端；ＮＭＯＳ管Ｎ３的栅极与漏极相连后又分别连接到ＮＭＯＳ管Ｎ４的栅极和电流源Ｉ１的输出端；ＮＭＯＳ管Ｎ４的漏极接电流源Ｉ２的输出端，源极与ＰＭＯＳ管Ｐ２的源极相连；ＰＭＯＳ管Ｐ２的栅极和漏极接地；电流源Ｉ１、Ｉ２和Ｉ３的输入端均与电源Ｖ↓［ＤＤ］相接。

【技术特征摘要】

【专利技术属性】
技术研发人员：邹雪城，刘政林，郑朝霞，邹志革，詹昶，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：83[中国|武汉]