逻辑开关及利用其的电路制造技术

本发明专利技术是有关于一种逻辑开关及利用其的电路。该逻辑开关是利用ＧＩＤＬ电流做为其原始操作机构。电压可提供至位于ｐｎ接面上并和其隔离的掺杂闸极中。第一电压起始ＧＩＤＬ电流，逻辑开关是双向传导的。第二电压停止ＧＩＤＬ电流，但逻辑开关是单向传导的。第三电压使逻辑开关双向都无法传导。同时提出包括逻辑开关的电路。这些电路包括反相器、ＳＲＡＭｓ记忆单元、电压参考源及类神经逻辑开关。逻辑开关主要是依照ＳＯＩ规则来实行，但同时提出依照主体规则的其他实施例。

【技术实现步骤摘要】

本专利技术涉及一种逻辑开关及利用此一开关的各式电路，特别是涉及一种逻辑开关，用做为利用GIDL效应的单与多闸式二极管，以及有关于包括GIDL闸式二极管的电路，例如反相器、电压参考电路、SRAMs和类神经(neuron)电路。
技术介绍
由于电池式可携式装置例如行动电话的成长需求，故低耗电的集成电路(“ICs”)例如MOSFETs越来越重要。在MOSFETs为“关闭”的时候，长电池寿命要求最小的电流(理想上是无电流)以减小或消除不必要的电源消耗。FETs遭受各种类型不需要的“关闭”电流，包括次临界电流、穿透电流、闸极氧化层漏电流及由闸极引发汲极漏电流(Gate-InducedDrainLeakage(“GIDL”))效应造成的电流，这些电流都会在MOSFETs“关闭”时造成不需要的电流。GIDL效应也会严重影响到由MOSFETs组成的DRAM阵列的资料保存时间。GIDL的各种研究论文及其起因已被发表出。举例来说，请参考Lindert等人的“Comparison of GIDL in p+-poly PMOS and n+-poly PMOS Devices”，于IEEE Electron Device Letters，Vol.17，No.6，June 1996，pages285-287；Wolf的Silicon Processing for the VLSI Era，于Vol.3(“TheSubmicron MOSFET”)，Lattice Press，1995，pages 198-200；2000年11月7日公开的本文件专利技术人的美国专利第6,144,075号(“075”专利)；以及在上述中引证的物件。‘075专利揭露一种在主体基材中及在主体基材上执行的CMOS反相器。虽然过去的努力是朝着消除GIDL的方向，与其避开GIDL，‘075专利的反相器利用GIDL。虽然此专利的反相器具有一整合式、具小电路布置的像MOS的结构，其的操作并不是根据典型的“MOS动作”，亦即，包括表面反转与通道电流的动作。GIDL的一个主要原因是带到带隧穿效应，其发生在基材接合表面—源极/基材接面或汲极/基材接面—其被一闸极或其的一部分重叠或覆盖。在传统的MOSFET中，GIDL通常归属于结合汲极/基材接面的不需要的“关闭”电流。MOSFET的闸极是由形成于一薄闸极介电层(通常是氧化层)上的导电闸电极所组成，其使电极与各接面和介于中间的通道隔离。闸极电极与汲极间的一足够大电位差，闸极电极与汲极的多数载子具相同极性，则可产生一垂直场域—亦即，横越闸极氧化层的场域且通常垂直闸极—基材与闸极—汲极介面—其影响在介面的接面中及附近弯曲的能带。在汲极弯曲的能带会造成汲极中少数载子由价带穿隧至导带。缺乏区立即形成于闸极氧化层下方的汲极中，而反转层试图形成于邻接闸极氧化层的汲极表面中。然而，若少数载子到达汲极表面而形成反转层，则这些载子会立即移动或“扫过”基材，其对这些载子来说是一低电位区。若少数载子流入基材，则最后的过多载子流量会造成漏电流，亦即GIDL。习知中，电压参考电路是利用MOSFETs，举例来说，如Analysis andDesign of Analog Integrated Circuits，by Gray and Meyer，publishedby John Wiley and Sons(1984)，pages 730-737(“Gray and Meyer”)。特别的是，Gray与Meyer揭露一种5-FET threshold-voltage-referenced(Vt-referenced)，self-biased reference circuit(第732页上第12.25a图)，提到实际遭受多数MOSFETs的临界电压的电路不是特别好控制，而输出具有一大的负温度系数。这个电路的一种选择是，Gray与Meyer揭露一种2-MOSFETΔVt-referenced circuit(第732页上第12.25b图)。此2-MOSFET电路使用具相同极性的两个传统FETs的Vt间的差异，但是具有不同的通道植进(例如，增进型与缺乏型，或非植进式增进型与植进式增进型)极不同的Vt’s。Neuron-MOSFETs(或ν-MOSFETs)为习知。请参照以下的美国专利Babcock等人的第6,407,425号，Bergemont等人的第5,806,054号，以及Roth等人的第5,480,820号。并请参照Shibata与Ohmi的“An IntelligentMOS Transistor Featuring Gate-Level Weighted and ThresholdOperations，”，在1991 International Electron Devices Meeting的会议记录中第36.1.1页至第36.1.4页。除了上述之外，尚有专利技术人通常指定的美国专利第6,133,780号，其指出一种使用neuron-MOSFET的数位可调式电压参考(“’780专利”)。Neuron-MOSFET包括一典型MOSFET，而MOSFET具有一源极与一汲极，在源极与汲极中间具有一通道。传统的闸极是经由覆盖闸极氧化层于具导电电极层的通道上面，而形成在通道上。电极层由MOSFET横向扩大延伸出来。两个或数个(1，2...N)分开的、一侧接一侧的导电输入层位于扩大电极层延伸部上，并被绝缘层分开，使得提供至输入层的电压(V)电容偶合扩大电极层。各输入层的区域A1，A2...AN可彼此不同，或一些或全部可具有相同区域。各输入层的偶合区(AC1，AC2...ACN)为电容偶合扩大电极层的各输入层的区域。扩大延伸部的整个区域远大于位在FET的通道上闸极电极的区域，而电容偶合输入层的扩大电极层的整个区域为ACT＝AC1+AC2+...ACN。偶合率定义为R＝AC/ACT，换言之，R1＝AC1/ACT，R2＝AC2/ACT，...RN＝ACN/ACT，以及R1+R2+...RN＝1。闸极电极的电位Vg为提供至输入层的输入电压的加权总和，亦即，Vg＝V1R1+V2R2+...VNRN。当Vg够高时，neuron-MOSFET转变成“开启(on)”，其可称为“激起(fired)”。因此，neuron-MOSFET操作在“若是足量加权总和，则激起”模式中，以传统静态逻辑电路而相对难以达到目的的功能，其在人脑中称为模仿类神经的“激起”。‘780专利揭露一种电压参考电路，在Gray与Meyer之后，neuron-MOSFET取代传统MOSFETs其中之一。假如neuron-MOSFET的临界电压与传统MOSFET的临界电压是实质上相同时，则电路的输出Vo等于Vg，如上所定义，如同输入电压的加权总和。因此，可调整Vo至一个或数个选择数值，并且可由输入电压V1，V2...VN的不同组合中获得不同数值的Vo。传统的MOSFETs特别是依据SOI规则来制造的会有许多的缺点。第一，由于“浮置主体效应”，不能电性连接基材导线，而电荷变成陷入于闸极介电层与BOX(“埋式氧化层”)之间，氧化层埋入及附着于半导体层的一区域，以定义基材。浮置主体效应会在MOSF本文档来自技高网...

【技术保护点】
一种逻辑开关，其特征在于其至少包括：一第一导电型的一第一半导体区；一第二导电型的一第二半导体区，相邻于该第一半导体区，以定义一ｐｎ接面于该些区域之间；以及一闸极，位于该ｐｎ接面与该些区域的接面相邻表面上，该闸极包括： 一薄氧化层，位于该些区域的该表面上；以及一导电闸极电极，位于该薄氧化层上，该电极被该第一导电型的一杂质充分掺杂，以安置该第二区的该表面于多数载子缺乏中的该闸极下方，以及安置该第一区的该表面于多数载子累积中的该闸极下方，在热均 衡及在该闸极电极与该些区域之间无电位差的情况下，于该些区域间传导闸极引发汲极漏电流（以下简称ＧＩＤＬ）。

【技术特征摘要】
US 2004-8-11 10/916,1901.一种逻辑开关，其特征在于其至少包括一第一导电型的一第一半导体区；一第二导电型的一第二半导体区，相邻于该第一半导体区，以定义一pn接面于该些区域之间；以及一闸极，位于该pn接面与该些区域的接面相邻表面上，该闸极包括一薄氧化层，位于该些区域的该表面上；以及一导电闸极电极，位于该薄氧化层上，该电极被该第一导电型的一杂质充分掺杂，以安置该第二区的该表面于多数载子缺乏中的该闸极下方，以及安置该第一区的该表面于多数载子累积中的该闸极下方，在热均衡及在该闸极电极与该些区域之间无电位差的情况下，于该些区域间传导闸极引发汲极漏电流(以下简称GIDL)。2.根据权利要求1所述的逻辑开关，其特征在于其中所述的闸极电极与该些区域间的一第一极性的一第一电位差的应用能够影响(i)使多数载子缺乏变深，(ii)使多数载子累积增加，以及(iii)在该些区域间的GIDL电流所造成的结合电流。3.根据权利要求2所述的逻辑开关，其特征在于其中所述的闸极电极与该些区域间的一第二极性的一第二电位差的应用能够(i)影响该第二区的该表面中的多数载子累积及该第一区的该表面中的多数载子缺乏，以停止GIDL电流流动，以及(ii)顺向偏压该接面，以使电流可从一区流至另一区。4.根据权利要求3所述的逻辑开关，其特征在于其中所述的闸极电极与该些区域间的该第二极性的一第三电位差的应用能够影响该第二区的该表面中的全多数载子缺乏，藉以使电流无法在该些区域之间流动。5.根据权利要求1所述的逻辑开关，其特征在于其更包括一埋式氧化层(以下简称BOX层)，位于一半导体基材上；一半导体层，位于该BOX层上...

【专利技术属性】
技术研发人员：季明华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]