具有由多环结构形成的电感环的集成电路封装制造技术

一种集成电路封装包括由导线和一个或多个输入／输出（Ｉ／Ｏ）封装管脚的连接形成的电感环。电感环由将在集成电路芯片上的第一焊盘连接到封装的第一Ｉ／Ｏ管脚的第一和第二导线和将在芯片上的第二焊盘连接到封装的第二Ｉ／Ｏ管脚的第三和第四导线形成。为实现电感环，第一和第二Ｉ／Ｏ管脚通过在管脚之间的第三导体连接。第三导体可包括一个或多条焊线，并且Ｉ／Ｏ管脚优选是彼此相邻的Ｉ／Ｏ管脚。然而，该环可以由例如基于环长度要求、空间考虑和／或其它的设计或功能因素的Ｉ／Ｏ管脚的非相邻的连接形成。或者，在第一和第二Ｉ／Ｏ管脚之间的连接通过使Ｉ／Ｏ管脚具有一体结构建立。或者，在第一和第二Ｉ／Ｏ管脚之间的连接通过在封装衬底的表面之上或者这个衬底之内的金属化层建立。通过在集成电路封装的边界内形成电感环，可以实现对空间要求的实质性降低，这又促进了小型化。此外，集成电路可以以其至少一个参数受到封装的电感环长度控制的各种不同系统中的任一系统实施。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地涉及集成电路，更具体地说，涉及具有由封装的至少一个输入/输出管脚形成的电感环的集成电路封装。本专利技术也涉及通过该封装的电感环至少部分地被控制的系统。
技术介绍
电路设计者的一个永恒目标是减小集成电路的尺寸。这个目标极大地受到日益变小的用户电子器件、通信器件以及显示系统等等的市场需求的驱动。然而，有大量的障碍阻碍这一目标的实现，其中之一将在下文中讨论。许多集成电路不是独立的器件。为确保正确的操作，这些电路因此必须通过不涉及使用IC封装输入/输出管脚的连接(件)被连接到一个或更多个外部部件。如附图1所示，例如通过使用焊线3将集成电路芯片1连接到封装之外的部件2实现加以实现。建立封装之外(off-package)的连接的需求增加了制造过程的成本和复杂性，因此被认为是很不理想的。这些连接也将集成电路暴露在由外部影响造成的增大的损害危险之中，这就导致了可靠性和性能降低。要求封装之外的连接的一种常规集成电路通常用于移动通信器件比如蜂窝电话的频率合成器中。因为相位噪声技术规范在这些器件中非常严格，因此在用于产生频率的锁相环中的压控振荡器通常基于一些谐振结构。陶瓷谐振器和LC储能电路都是普通的实例。虽然LC储能振荡器的实施细节不同，但是一般的谐振结构都包括与固定的电容器(C)和可变电容器(Cx)并联的电感器。在没有任何损失的情况下，能量以频率fout＝(1/2π)〔L(C+Cx)〕-1/2在电热器和电感器之间传递，电感值L被选择为控制该器件的工作带宽。在包括前述的频率合成器的集成电路中，用于带宽选择目的的电感器设置在封装之外(即安装在电路板上)。封装之外的或者电路板安装的电感器的使用增加了系统成本。此外，在封装和电路板之间可能发生连接问题，这不利地影响PLL电路的可靠性和性能。人们已经试图克服这些常规的器件的缺陷。在美国专利US 6,323,735中公开的一种方法将电感器全部形成在包含锁相环电路的集成电路封装内。这通过使用将在IC芯片上的焊盘连接到在封装衬底上的相同焊盘的导线而实现。在焊盘和导线之间的连接形成了控制PLL电路的工作频带的电感环。在封装衬底上可以包括多个焊盘以形成不同长度的电感环。然后有选择地启动电感环以改变工作频率。在‘735专利中描述的方法至少因为如下两个原因而不理想。首先，为了在IC封装内完整地形成电感环，封装衬底必须被形成为包括与输入/输出封装管脚隔开的焊盘。形成这些特殊的焊盘的需要增加了制造过程的成本和复杂性。第二，为了适应焊盘，集成电路的衬底必须增大，结果消耗更多的电路板。这些结果不利于增加集成度和微型化的目标。在Craninckx的“Wireless CMOS Frequency SynthesizerDesign”中公开的另一方法公开了一种包含电感环的独立的集成电路封装。这种电感环通过在IC芯片上的焊盘和IC封装的相应的输入/输出管脚之间连接焊线而形成。输入/输出管脚然后通过第三焊线连接。虽然这种方法不要求在封装衬底上形成专用的焊盘，但是它至少具有两个缺陷而使得它不理想。第一，与’735专利一样，焊线被用于连接输入/输出管脚。如前文所指出，这些焊线在制造/或使用过程中容易被损坏。第二，通过第三焊线连接的输入/输出管脚位于封装的相对侧面上。结果，第三导线必须穿过IC芯片。这是不理想的，因为导线可能使芯片电路的某些部分短路，并且引入使芯片性能实质性降低的噪声和其它的干扰影响。基于上文的考虑，显然需要一种比常规的IC封装更加经济且要求更少的制造处理步骤的集成电路封装，这种集成电路封装也更不容易受到造成芯片电路以及芯片的主机系统的可靠性和性能降低的损害和噪声的影响。也需要一种至少相对于连接到芯片的电感环的连接独立的集成电路封装，而且通过这种连接该集成电路封装能够实现前述的优点中的至少一个优点。
技术实现思路
本专利技术的一个目的是提供一种比常规的IC封装更加经济且要求更少的制造处理步骤的集成电路封装。本专利技术的另一目的是提供这样的一种集成电路封装，这种集成电路封装更不容易受到造成芯片电路以及芯片的主机系统的可靠性和性能降低的损害和噪声的影响。本专利技术的另一目的是提供一种至少相对于到IC芯片的电感环的连接独立的集成电路封装，而且通过这种连接该集成电路封装能够实现前述的优点中的至少一个优点。本专利技术的至少一种实施例的另一目的是通过由多个子环形成电感环实现前述目的中的一个或多个，这种子环使该环路的有效电感增加与子环的长度的总和成比例的量。本专利技术的另一目的是提供一种集成电路封装，这种集成电路封装不要求为形成连接到芯片的电感环而在封装衬底上形成的专用焊盘。本专利技术的另一目的是通过形成由封装的至少一个输入/输出管脚形成的电感环实现前述的目的中的一个或多个。本专利技术的另一目的是提供一种通过根据前述类型的任何一种类型的集成电路封装至少部分地被控制的系统。本专利技术的这些和其它目的和优点通过提供这样的半导体封装实现，该半导体封装包括集成电路芯片和在封装内以独立(self-contained)的方式被连接的电感环。这种独立的连接通过由至少一个(优选多个)子环形成环路实现。这可以如下地实现在芯片上的第一焊盘和封装的第一输入/输出管脚之间连接第一和第二导体，在芯片上的第二焊盘和封装的第二输入/输出管脚之间连接第三和第四导体。第五导体连接第一和第二输入/输出管脚。这个第五导体可以包括位于封装的次表面层(sub-surface layer)中或者衬底的表面上所包括的金属化层。第一和第二输入/输出管脚可以是在封装内的相邻的管脚，或者这些管脚可以至少被第三输入/输出管脚隔开。第一至第四导体优选是焊线。根据另一实施例，该半导体封装包括集成电路芯片和在封装内以独立的方式连接的电感环。这种电感环通过将在芯片上的第一焊盘连接到封装的第一输入/输出管脚的第一和第二导体和将在芯片上的笫二焊盘连接到封装的第二输入/输出管脚的第三和第四导体而形成。为了实现多环结构，第一和第二输入/输出管脚在封装内相邻并且彼此接触。此外，第一至第四导体可以是焊线。根据另一实施例，半导体封装包括集成电路芯片和在封装内以独立的方式连接的电感环。这种电感环包括将在芯片上的第一焊盘连接到封装的第一输入/输出管脚的第一和第二导体和将在芯片上的第二焊盘连接到封装的第二输入/输出管脚的第三和第四导体。为了实现这种环路，使第一和第二输入/输出管脚具有一体的结构。此外，第一至第四导体可以是焊线。根据另一实施例，半导体封装包括集成电路芯片和在封装内以独立的方式连接的电感环。这种电感环包括将在芯片上的第一焊盘连接到封装的第一输入/输出管脚的第一和第二导体和将在芯片上的第二焊盘连接到封装的第二输入/输出管脚的第三和第四导体。为了实现这种环路，包括一个或多条焊线以连接第一和第二输入/输出管脚。此外，第一至第四导体也可以是焊线。本专利技术也包括一种振荡电路，该振荡电路包括具有两个输出节点的有源振荡器、耦合到该输出节点的电感环和耦合到输出节点中的一个的至少一个电容电路。该电容电路包括电容器、电阻器和第一开关，其中在第一开关断开时电阻器给电容器提供偏压，第一开关使电容器与有源振荡器的输出节点耦合和去耦。有源振荡器和电容电路优选被包括在包括集成电路芯片的半导体封装内。电感环包括将在芯片上的第本文档来自技高网...

【技术保护点】
一种半导体封装，包括：集成电路芯片；和电感环，包括：（ａ）将在芯片上的第一焊盘连接到所述封装的第一输入／输出管脚的第一和第二导体；（ｂ）将在芯片上的第二焊盘连接到所述封装的第二输入／输出管脚的第三和第四导体中 的至少一个；和（ｃ）将第一输入／输出管脚连接到第二输入／输出管脚的第五导体。

【技术特征摘要】
【国外来华专利技术】US 2003-8-28 60/498,3541.一种半导体封装，包括集成电路芯片；和电感环，包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三和第四导体中的至少一个；和(c)将第一输入/输出管脚连接到第二输入/输出管脚的第五导体。2.根据权利要求1的半导体封装，其中第一、第二、第三和第四导体是焊线。3.根据权利要求1的半导体封装，其中第五导体包括具有所述封装的衬底的金属化层。4.根据权利要求3的半导体封装，其中金属化层在衬底的表面上。5.根据权利要求3的半导体封装，其中金属化层被包括在衬底的次表面层中。6.根据权利要求1的半导体封装，其中第五导体包括将第一输入/输出管脚连接到第二输入/输出管脚的至少一条焊线。7.根据权利要求6的半导体封装，其中第五导体包括至少两条焊线。8.根据权利要求1的半导体封装，其中第一输入/输出管脚和第二输入/输出管脚是相邻的管脚。9.根据权利要求1的半导体封装，其中第一输入/输出管脚和第二输入/输出管脚至少被第三输入/输出管脚隔开。10.一种半导体封装，包括集成电路芯片；和电感环，包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个，其中第一输入/输出管脚和第二输入/输出管脚相邻并且彼此接触。11.根据权利要求10的半导体封装，其中第一、第二、第三和第四导体是焊线。12.一种半导体封装，包括集成电路芯片；和电感环，包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个，其中第一输入/输出管脚和第二输入/输出管脚具有一体的结构。13.根据权利要求12的半导体封装，其中第一、第二、第三和第四导体是焊线。14.一种半导体封装，包括包括锁相环的集成电路芯片；和具有与锁相环的输出频率对应的长度的电感环，所说的电感环包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个；和(c)将第一输入/输出管脚连接到第二输入/输出管脚的第五导体。15.根据权利要求14的半导体封装，其中第一、第二、第三和第四导体是焊线。16.根据权利要求14的半导体封装，其中第五导体包括具有所述封装的衬底的金属化层。17.根据权利要求16的半导体封装，其中金属化层在衬底的表面上。18.根据权利要求16的半导体封装，其中金属化层被包括在衬底的次表面层中。19.根据权利要求14的半导体封装，其中第五导体包括将第一输入/输出管脚连接到第二输入/输出管脚的至少一条焊线。20.根据权利要求19的半导体封装，其中第五导体包括至少两条焊线。21.根据权利要求14的半导体封装，其中第一输入/输出管脚和第二输入/输出管脚是相邻的管脚。22.根据权利要求14的半导体封装，其中第一输入/输出管脚和第二输入/输出管脚至少被第三输入/输出管脚隔开。23.一种半导体封装，包括包括锁相环的集成电路芯片；和具有与锁相环的输出频率对应的长度的电感环，所说的电感环包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个，其中第一输入/输出管脚和第二输入/输出管脚相邻且彼此接触。24.根据权利要求23的半导体封装，其中第一、第二、第三和第四导体是焊线。25.一种半导体封装，包括包括锁相环的集成电路芯片；和具有与锁相环的输出频率对应的长度的电感环，所说的电感环包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个，其中第一输入/输出管脚和第二输入/输出管脚具有一体的结构。26.根据权利要求25的半导体封装，其中第一、第二、第三和第四导体是焊线。27.一种振荡器电路，包括具有两个输出节点的有源振荡器；耦合到所述输出节点的电感环；和耦合到其中一个输出节点的至少一个电容电路，所说的电容电路包括电容器、电阻器和第一开关，其中在第一开关断开时所说的电阻器将偏压提供给电容器，其中所说的第一开关使电容器耦合到所述有源振荡器的输出节点和使该电容器与其去耦，其中有源振荡器和电容电路都被包括在半导体封装中，该半导体封装包括集成电路芯片，所说的电感环包括(a)将在芯片上的第一焊盘连接到所述封装的第一输入/输出管脚的第一和第二导体；(b)将在芯片上的第二焊盘连接到所述封装的第二输入/输出管脚的第三导体和第四导体中的至少一个；和(c)将第一输入/输出管脚连接到第二输入/输出管脚的第五导体。28.根据权利要求27的振荡器电路，其中第一、第二、第三和第四导体是焊线。29.根据权利要求27的振荡器电路，其中第五导体包括具有所述封装的衬底的金属化层。30.根据权利要求29的振荡器电路，其中金属化层在衬底的表面上。31.根据权利要求29的振荡器电路，其中金属化层被包括在...

【专利技术属性】
技术研发人员：具利度，许炯基，李康润，李正雨，朴畯培，李京浩，
申请(专利权)人：GCT半导体公司，
类型：发明
国别省市：US[美国]