【技术实现步骤摘要】
本专利技术涉及一种。
技术介绍
当分别读取及写入数据时,为操作具有加倍数据传输速率的半导体存储器,迄今个别存取已被回溯至单倍传输速率存取(在此
,名称“单倍数据传输速率”亦被称为“单倍数据率或SDR”,且名称“加倍数据传输速率”亦被称为“加倍数据传输速率或DDR”)。亦即,例如当读取时,具有加倍数据长度的内部存取操作在单倍频率被作动,接着内部数据项的前半段随着时钟脉冲信号的上升边沿被输出,且内部数据项的后半段随着时钟脉冲信号的下降边沿被输出。当写入时,此顺序被倒反。数据项由在输入侧的时钟脉冲信号的上升及下降边沿被收集,内部地合并以形成加倍长度的数据项且以加倍长度被依序内部地写入至存储器组(数组)。操作具加倍传输速率的半导体存储器的现有技术方法具分别在读取或写入存取操作期间不均匀电流消耗的缺点,而且,存储器组必须供应加倍的数据量为一个问题。
技术实现思路
本专利技术目的为提供一种起初所提及形式的方法,其提供一种加倍数据传输速率并确保均匀电流消耗及不需存储器组的额外负担。此目的由权利要求1的特征达到。权利要求2订定一种进行根据本专利技术方法的较佳电路。从属权利要求订定本专利技术的有利发展。在所讨论方法中,本专利技术据此提供要在两个存储器组间分享的数据读取及写入存取,其中的第一存储器组,其以相关于另一个、即第二存储器组的操作时钟脉冲偏移半个时钟脉冲脉冲的时钟脉冲操作,及要在两个存储器组的输出端合并的部份数据流以形成具加倍频率的数据。换言之,根据本专利技术方法以一半数据长度在加倍频率操作,然而根据现有技术的方法以加倍数据长度在单倍频率操作。将存取在两个存储器 ...
【技术保护点】
一种操作具有加倍数据传输速率的半导体存储器的方法,其特征在于:数据读取及写入存取被分在两个存储器组(10、11)进行,其中的第一存储器组(10)以相关于另一个、即第二存储器组(11)的操作时钟脉冲偏移半个时钟脉冲脉冲的时钟脉 冲而操作,并且部份数据流在该两个存储器组(10、11)的输出端合并以形成具有加倍频率的数据流。
【技术特征摘要】
DE 2001-4-7 10117614.71.一种操作具有加倍数据传输速率的半导体存储器的方法,其特征在于数据读取及写入存取被分在两个存储器组(10、11)进行,其中的第一存储器组(10)以相关于另一个、即第二存储器组(11)的操作时钟脉冲偏移半个时钟脉冲脉冲的时钟脉冲而操作,并且部份数据流在该两个存储器组(10、11)的输出端合并以形成具有加倍频率的数据流。2.根据权利要求1所述的方法,其特征在于在读取存取期间,该第二存储器组(11)的时钟脉冲来自外部时钟脉冲信号的上升边沿,及在写入存取期间,来自外部时钟脉冲信号的下降边沿,并且该第一存储器组(10)的时钟脉冲在读取存取期间...
【专利技术属性】
技术研发人员:R凯塞,H施奈德,F沙姆伯格,
申请(专利权)人:因芬尼昂技术股份公司,
类型:发明
国别省市:DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。