三维存储器及其制备方法技术

本申请提供了一种三维存储器及其制备方法。该方法包括：在衬底上形成存储叠层结构以及形成贯穿存储叠层结构的存储沟道结构；形成层叠在存储叠层结构的选择叠层结构以及形成贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构，其中，在平行于衬底的平面上，选择沟道结构的尺寸小于存储沟道结构的尺寸；以及形成贯穿选择叠层结构的顶部选择栅切口结构。该三维存储器及其制备方法可增加形成于选择沟道结构之间的顶部选择栅切口结构的工艺窗口并提高单位存储密度。口并提高单位存储密度。口并提高单位存储密度。

【技术实现步骤摘要】
三维存储器及其制备方法


[0001]本申请涉及半导体
，更具体地，涉及三维储存器及其制备方法。

技术介绍

[0002]三维存储器(3D NAND)可以通过增加垂直堆叠层数或者沟道结构的单位存储密度来提高其存储容量。具体地，可以通过优化沟道结构的布置形式来增加三维存储器的单位存储密度。
[0003]在一些沟道结构的布置形式中，沟道结构以相互交错的布置形式在存储块内划分为九行，顶部选择栅切口(TSG)位于沟道结构行之间，以将存储块中的沟道结构行分割为若干部分，从而便于控制分割后的存储块进行编程、擦除等操作。为避免顶部选择栅切口(TSG)与沟道结构行之间存在重叠区(Overlap)，可以通过增加沟道结构行之间的距离的方法来实现。另一种选择，可使顶部选择栅切口贯穿处于中间位置的沟道结构行，并将处于中间位置的沟道结构行作为虚拟沟道结构行，从而使得处于中间位置的沟道结构行中的沟道结构不具有存储功能。然而，这些布置形式均会限制单位存储密度的提升。
[0004]因而，如何提高三维存储单元的单位存储密度是本领致力于研究的课题之一。

技术实现思路

[0005]本申请提供了一种三维存储器的制备方法。该制备方法包括：在衬底上形成存储叠层结构以及形成贯穿存储叠层结构的存储沟道结构；形成层叠在存储叠层结构上的选择叠层结构以及形成贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构，其中，在平行于衬底的平面上，选择沟道结构的尺寸小于存储沟道结构的尺寸；以及形成贯穿选择叠层结构的顶部选择栅切口结构。
[0006]在一些实施方式中，形成层叠在存储叠层结构上的选择叠层结构以及形成贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构的步骤可包括：形成贯穿选择叠层结构并暴露存储沟道结构的选择沟道孔；在选择沟道孔的内壁上形成绝缘层；去除绝缘层的位于选择沟道孔的底部的部分，以暴露存储沟道结构；以及在绝缘层的表面和选择沟道孔的底部形成导电层。
[0007]在一些实施方式中，形成层叠在存储叠层结构上的选择叠层结构以及形成贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构的步骤还可包括：在形成有绝缘层和导电层的选择沟道孔内填充电介质材料。
[0008]在一些实施方式中，在形成有绝缘层和导电层的选择沟道孔内填充电介质材料的步骤之后，该方法还可包括：在电介质材料的远离衬底的端部形成停止层。
[0009]在一些实施方式中，在电介质材料的远离衬底的端部形成停止层的步骤可包括：去除电介质材料的远离衬底的一部分，以形成暴露导电层的第一凹孔；以及在第一凹孔内形成停止层。
[0010]在一些实施方式中，停止层的材料可包括氮化硅。
[0011]在一些实施方式中，形成贯穿选择叠层结构的顶部选择栅切口结构的步骤之前，该方法还可包括：形成盖帽层，以覆盖选择沟道结构和选择叠层结构的远离衬底的表面。
[0012]在一些实施方式中，存储叠层结构和选择叠层结构均包括交替叠置的电介质层和牺牲层，其中，该方法还可包括：去除存储叠层结构和选择叠层结构中的牺牲层，以形成牺牲间隙；以及在牺牲间隙内填充导电材料，以形成栅极层。
[0013]在一些实施方式中，形成贯穿选择叠层结构的顶部选择栅切口结构的步骤可包括：形成贯穿选择叠层结构的顶部选择栅切口；以及在顶部选择栅切口内填充电介质材料，以形成顶部选择栅切口结构。
[0014]在一些实施方式中，多个选择沟道结构在平行于衬底的第一方向上成行布置，顶部选择栅切口结构可在相邻的选择沟道结构行之间延伸。
[0015]在一些实施方式中，顶部选择栅切口结构在平行于衬底的平面上的形状可包括波浪形。
[0016]在一些实施方式中，在垂直于衬底的方向上，位于顶部选择栅切口结构两侧的、至少一个选择沟道结构行中的选择沟道结构的轴线与顶部选择栅切口结构的距离大于连接于选择沟道结构的存储沟道结构与顶部选择栅切口结构的距离，其中，至少一个选择沟道结构行的数量小于或者等于相邻的顶部选择栅切口结构之间的选择沟道结构行的数量的一半。
[0017]在一些实施方式中，该方法还可包括：在选择沟道结构的远离衬底的端部形成与导电层相接触的选择沟道插塞。
[0018]在一些实施方式中，在选择沟道结构的远离衬底的端部形成与导电层相接触的选择沟道插塞的步骤可包括：去除停止层以及导电层和绝缘层的与停止层对应的部分，以形成暴露导电层的第二凹孔；对第二凹孔扩孔；以及在第二凹孔内填充导电材料，以形成选择沟道插塞。
[0019]在一些实施方式中，存储叠层结构可包括多个子存储叠层结构，并且存储沟道结构可包括多个子存储沟道结构。
[0020]本申请还提供了一种三维存储器。该三维存储器包括：存储叠层结构；存储沟道结构，贯穿存储叠层结构；选择叠层结构，位于存储叠层结构上；选择沟道结构，贯穿选择叠层结构并与存储沟道结构相连接，其中，在平行于衬底的平面上，选择沟道结构的尺寸小于存储沟道结构的尺寸；以及顶部选择栅切口结构，贯穿选择叠层结构。
[0021]在一些实施方式中，选择沟道结构可包括：电介质芯部以及依次至少部分围绕电介质芯部的导电层和绝缘层，其中，导电层与存储沟道结构相接触。
[0022]在一些实施方式中，该三维存储器还可包括：选择沟道插塞，位于选择沟道结构的远离衬底的端部，并与导电层相接触。
[0023]在一些实施方式中，在平行于衬底的平面上，选择沟道插塞的尺寸可大于选择沟道结构的尺寸。
[0024]在一些实施方式中，顶部选择栅切口结构的材料可包括电介质材料。
[0025]在一些实施方式中，多个选择沟道结构在平行于衬底的第一方向上成行布置，顶部选择栅切口结构可在相邻的选择沟道结构行之间延伸。
[0026]在一些实施方式中，顶部选择栅切口结构在平行于衬底的平面上的形状可包括波
浪形。
[0027]在一些实施方式中，在垂直于衬底的方向上，位于顶部选择栅切口结构两侧的、至少一个选择沟道结构行中的选择沟道结构的轴线与顶部选择栅切口结构的距离大于连接于选择沟道结构的存储沟道结构与顶部选择栅切口结构的距离，其中，至少一个选择沟道结构行的数量小于或者等于相邻的顶部选择栅切口结构之间的选择沟道结构行的数量的一半。
[0028]在一些实施方式中，存储叠层结构可包括多个子存储叠层结构，并且存储沟道结构可包括多个子存储沟道结构。
[0029]本申请实施方式提供的三维存储器及其制备方法通过将选择沟道结构和存储沟道结构分开制备，并使得选择沟道结构的关键尺寸小于存储沟道结构的关键尺寸，可增加形成于选择沟道结构之间的顶部选择栅切口结构的工艺窗口。此外，该制备方法能够避免增加存储沟道结构行之间的距离或者增设虚拟存储沟道结构行，从而提高单位存储密度。
附图说明
[0030]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0031]图1是根据本申请实施方式的三维存储器的制备方法流程图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.三维存储器的制备方法，其特征在于，包括：在衬底上形成存储叠层结构以及形成贯穿所述存储叠层结构的存储沟道结构；形成层叠在所述存储叠层结构上的选择叠层结构以及形成贯穿所述选择叠层结构并与所述存储沟道结构连接的选择沟道结构，其中，在平行于所述衬底的平面上，所述选择沟道结构的尺寸小于所述存储沟道结构的尺寸；以及形成贯穿所述选择叠层结构的顶部选择栅切口结构。2.根据权利要求1所述的制备方法，其特征在于，形成层叠在所述存储叠层结构上的选择叠层结构以及形成贯穿所述选择叠层结构并与所述存储沟道结构连接的选择沟道结构的步骤包括：形成贯穿所述选择叠层结构并暴露所述存储沟道结构的选择沟道孔；在所述选择沟道孔的内壁上形成绝缘层；去除所述绝缘层的位于所述选择沟道孔的底部的部分，以暴露所述存储沟道结构；以及在所述绝缘层的表面和所述选择沟道孔的底部形成导电层。3.根据权利要求2所述的制备方法，其特征在于，形成叠层在所述存储叠层结构上的选择叠层结构以及形成贯穿所述选择叠层结构并与所述存储沟道结构连接的选择沟道结构的步骤还包括：在形成有所述绝缘层和所述导电层的所述选择沟道孔内填充电介质材料。4.根据权利要求3所述的制备方法，其特征在于，在形成有所述绝缘层和所述导电层的所述选择沟道孔内填充电介质材料的步骤之后，所述方法包括：在所述电介质材料的远离所述衬底的端部形成停止层。5.根据权利要求4所述的制备方法，其特征在于，在所述电介质材料的远离所述衬底的端部形成停止层的步骤包括：去除所述电介质材料的远离所述衬底的一部分，以形成暴露所述导电层的第一凹孔；以及在所述第一凹孔内形成停止层。6.根据权利要求4所述的制备方法，其特征在于，所述停止层的材料包括氮化硅。7.根据权利要求1或5所述的制备方法，其特征在于，形成贯穿所述选择叠层结构的顶部选择栅切口结构的步骤之前，所述方法还包括：形成盖帽层，以覆盖所述选择沟道结构和所述选择叠层结构的远离所述衬底的表面。8.根据权利要求7所述的制备方法，其特征在于，所述存储叠层结构和所述选择叠层结构均包括交替叠置的电介质层和牺牲层，其中，所述方法还包括：去除所述存储叠层结构和所述选择叠层结构中的所述牺牲层，以形成牺牲间隙；以及在所述牺牲间隙内填充导电材料，以形成栅极层。9.根据权利要求1或8所述的制备方法，其特征在于，形成贯穿所述选择叠层结构的顶部选择栅切口结构的步骤包括：形成贯穿所述选择叠层结构的顶部选择栅切口；以及在所述顶部选择栅切口内填充电介质材料，以形成所述顶部选择栅切口结构。10.根据权利要求9所述的制备方法，其特征在于，多个所述选择沟道结构在平行于所
述衬底的第一方向上成行布置，所述顶部选择栅切口结构在相邻的选择沟道结构行之间延伸。11.根据权利要求10所述的制备方法，其特征在于，所述顶部选择栅切口结构在平行于所述衬底的平面上的形状包括波浪形。12.根据权利要求10所述的制备方法，其特征在于，在垂直于所述衬底的方向上，位于所述顶部选择栅切口结构两侧的、至少一...

【专利技术属性】
技术研发人员：高庭庭，夏志良，刘小欣，孙昌志，杜小龙，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：