三维存储器及其制备方法技术

本申请提供了一种三维存储器及其制备方法。该方法包括：在衬底上形成包括交替叠置的电介质层和牺牲层的叠层结构，并形成贯穿所述叠层结构的沟道孔；经由沟道孔去除牺牲层的朝向沟道孔的一部分，以形成第一沟槽；在第一沟槽内依次形成阻挡层和电荷捕获层；以及在沟道孔的侧壁上形成隧穿层，以覆盖电荷捕获层和所述阻挡层。该三维存储器及其制备方法能够有效地抑制每个栅极层对应的电荷捕获层中的电荷扩散，从而提高电荷捕获层的存储可靠性，进而提高制备完成后的三维存储器的存储保持特性。提高制备完成后的三维存储器的存储保持特性。提高制备完成后的三维存储器的存储保持特性。

【技术实现步骤摘要】
三维存储器及其制备方法


[0001]本申请涉及半导体
，更具体地，涉及三维储存器及其制备方法。

技术介绍

[0002]三维存储器(3D NAND)中沟道结构的功能层是其实现存储功能的关键结构。具体地，功能层包括沿径向由内向外的氧化硅
‑
氮化硅
‑
氧化硅(ONO)结构，每个栅极层可与对应的ONO结构功能层相接触，以形成存储单元。此外，栅极层还可控制对应的ONO结构以捕获电荷的方式实现存储功能。
[0003]在现有技术中，通常采用氮化硅层作为电荷陷阱(SiN charge trap)，使电荷(空穴或电子)保持在电荷捕获层中。然而，在存储过程中，存储于电荷陷阱的电荷会向沟道结构的轴向方向横向扩散(lateral spreading)，这会造成栅极层对应的电荷捕获层的存储可靠性降低，从而降低三维存储器的保持(retention)特性。
[0004]因而，如何改善电荷陷阱中的电荷横向扩散，是本领域技术人员致力于解决的技术问题之一。

技术实现思路

[0005]本申请提供了一种三维存储器的制备方法。该制备方法包括：在衬底上形成包括交替叠置的电介质层和牺牲层的叠层结构，并形成贯穿所述叠层结构的沟道孔；经由沟道孔去除牺牲层的朝向沟道孔的一部分，以形成第一沟槽；在第一沟槽内依次形成阻挡层和电荷捕获层；以及在沟道孔的侧壁上形成隧穿层，以覆盖电荷捕获层和所述阻挡层。
[0006]在一些实施方式中，在第一沟槽内依次形成阻挡层和电荷捕获层的步骤可包括：在第一沟槽的内壁上形成阻挡层；以及在形成有阻挡层的第一沟槽内形成电荷捕获层。
[0007]在一些实施方式中，在第一沟槽内依次形成阻挡层和电荷捕获层的步骤可包括：在沟道孔的侧壁和第一沟槽的内壁上依次形成阻挡层和电荷捕获层；以及去除阻挡层和电荷捕获层的位于沟道孔的侧壁上的部分。
[0008]在一些实施方式中，在第一沟槽内依次形成阻挡层和电荷捕获层的步骤还可包括：去除阻挡层的位于第一沟槽的内壁上的并且朝向沟道孔的一部分，以形成第二沟槽。
[0009]在一些实施方式中，在沟道孔的侧壁上形成隧穿层，以覆盖电荷捕获层和阻挡层的步骤可包括：在第二沟槽内形成所述隧穿层。
[0010]在一些实施方式中，在第一沟槽内依次形成阻挡层和电荷捕获层的步骤可包括：在第一沟槽的朝向沟道孔的表面依次形成阻挡层和电荷捕获层，使得阻挡层和电荷捕获层与相邻的电介质层相接触。
[0011]本申请还提供了一种三维存储器。该三维存储器包括：衬底；叠层结构，位于衬底上，包括交替叠置的电介质层和栅极层；沟道结构，贯穿叠层结构，包括：电介质芯部；围绕电介质芯部的隧穿层；以及依次位于隧穿层外侧的电荷捕获层和阻挡层；其中，电荷捕获层包括多个电荷捕获部分，阻挡层包括多个阻挡部分，电荷捕获部分和阻挡部分位于相邻的
电介质层之间。
[0012]在一些实施方式中，阻挡部分可至少部分包围电荷捕获部分，隧穿层向阻挡层的方向延伸至相邻的电介质层之间，并与阻挡部分共同环绕电荷捕获部分。
[0013]在一些实施方式中，电荷捕获部分和阻挡部分可沿电介质芯部的径向方向由内向外依次位于隧穿层的表面，并均与相邻的电介质层相接触。
[0014]在一些实施方式中，阻挡层和栅极层接触的表面可与隧穿层和电介质层接触的表面之间具有预定的距离。
[0015]在一些实施方式中，阻挡层的材料可包括氧化硅，电荷捕获层的材料可包括氮化硅，隧穿层的材料可包括氧化硅。
[0016]根据本申请实施方式的三维存储器及其制备方法，通过在牺牲层内形成沟槽以及将电荷捕获层形成于沟槽内，使电荷捕获层位于相邻的电介质层之间，能够有效地抑制栅极层对应的电荷捕获层中的电荷的横向扩散，从而提高电荷捕获层的存储可靠性，进而提高制备完成后的三维存储器的保持特性。
附图说明
[0017]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0018]图1是现有的三维存储器的电荷横向扩散原理图；
[0019]图2是根据本申请实施方式的三维存储器的制备方法的流程图；
[0020]图3A至图3F是根据本申请实施方式的三维存储器的制备方法的工艺剖面示意图；
[0021]图4是根据本申请另一实施方式的三维存储器的制备方法的工艺剖面示意图；以及
[0022]图5是根据申请实施方式的形成沟道结构后的剖面结构示意图；以及
[0023]图6是根据本申请实施方式的执行“栅极代替”操作后的剖面结构示意图。
具体实施方式
[0024]为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。
[0025]本文使用的术语是为了描述特定示例性实施方式的目的，并且不意在进行限制。当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示存在所述特征、整体、元件、部件和/或它们的组合，但是并不排除一个或多个其它特征、整体、元件、部件和/或它们的组合的存在性。
[0026]本文参考示例性实施方式的示意图来进行描述。本文公开的示例性实施方式不应被解释为限于示出的具体形状和尺寸，而是包括能够实现相同功能的各种等效结构以及由例如制造时产生的形状和尺寸偏差。附图中所示的位置本质上是示意性的，而非旨在对各部件的位置进行限制。
[0027]除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属
的普通技术人员的通常理解相同的含义。诸如常用词典中定义的术语应被
解释为具有与其在相关领域的语境下的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文明确地如此定义。
[0028]图1是现有的三维存储器的电荷横向扩散原理示意图。如图1所示，现有的三维存储器可包括沟道结构1、与沟道结构1相接触的栅极层2以及位于相邻的栅极层2之间的电介质层3。具体地，沟道结构1可包括电介质芯部4以及依次位于电介质芯部4外侧并沿着电介质芯部4的轴向方向延伸的沟道层5、隧穿层6、电荷捕获层7和阻挡层8。栅极层2可与沟道结构1中的阻挡层8相接触，并与对应的阻挡层8、电荷捕获层7、隧穿层6组成存储单元n。
[0029]在对存储单元n进行编程操作时，可通过栅极层2对存储单元n施加高电压，在电场的作用下可使位于沟道层5中的电荷注入至电荷捕获层7并保持在电荷捕获层7中，从而实现存储单元n的编程。
[0030]然而，在对存储单元n进行编程的过程中，与存储单元n对应的栅极层2的边缘电场造成与其相邻的电介质层3位置处存在电荷注入的情况(如图1中箭头
①
所示的方向)，从而使应注入至存储单元n内的电荷存在沿电介质芯部4的轴向方向横向扩散的情况。并且这种情况会随着施加至栅极层2的电压的增大而加剧。
[0031]另一方面，随本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.三维存储器的制备方法，其特征在于，包括：在衬底上形成包括交替叠置的电介质层和牺牲层的叠层结构，并形成贯穿所述叠层结构的沟道孔；经由所述沟道孔去除所述牺牲层的朝向所述沟道孔的一部分，以形成第一沟槽；在所述第一沟槽内依次形成阻挡层和电荷捕获层；以及在所述沟道孔的侧壁上形成隧穿层，以覆盖所述电荷捕获层和所述阻挡层。2.根据权利要求1所述的制备方法，其特征在于，在所述第一沟槽内依次形成阻挡层和电荷捕获层的步骤包括：在所述第一沟槽的内壁上形成所述阻挡层；以及在形成有所述阻挡层的所述第一沟槽内形成所述电荷捕获层。3.根据权利要求1所述的制备方法，其特征在于，在所述第一沟槽内依次形成阻挡层和电荷捕获层的步骤包括：在所述沟道孔的侧壁和所述第一沟槽的内壁上依次形成所述阻挡层和所述电荷捕获层；以及去除所述阻挡层和所述电荷捕获层的位于所述沟道孔的侧壁上的部分。4.根据权利要求2或3所述的制备方法，其特征在于，在所述第一沟槽内依次形成阻挡层和电荷捕获层的步骤还包括：去除所述阻挡层的位于所述第一沟槽的内壁上的并且朝向所述沟道孔的一部分，以形成第二沟槽。5.根据权利要求4所述的制备方法，其特征在于，在所述沟道孔的侧壁上形成隧穿层，以覆盖所述电荷捕获层和所述阻挡层的步骤包括：在所述第二沟槽内形成所述隧穿层。6.根据权利要求1所述的制备方法，其特征在于，在所述第一沟槽内依次形成阻挡层和电荷捕...

【专利技术属性】
技术研发人员：刘小欣，夏志良，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：