半导体存储器装置制造方法及图纸

一种半导体存储器装置包括：下堆叠结构，包括沿第一方向堆叠在基底上的下金属线；上堆叠结构，包括顺序地堆叠在下堆叠结构上的第一上金属线和第二上金属线；竖直结构，穿透上堆叠结构和下堆叠结构并且包括沟道膜；连接垫，设置在竖直结构上，与沟道膜接触并掺杂有N型杂质；第一切割线，切割下金属线、第一上金属线和第二上金属线；第二切割线，在不同于第一方向的第二方向上与第一切割线间隔开，并且切割下金属线、第一上金属线和第二上金属线；以及子切割线，在第一切割线与第二切割线之间切割第一上金属线和第二上金属线。沟道膜包括未掺杂沟道区和掺杂沟道区，并且掺杂沟道区接触连接垫并且在第二方向上与第二上金属线的一部分叠置。分叠置。分叠置。

【技术实现步骤摘要】
半导体存储器装置


[0001]专利技术构思总体上涉及半导体存储器装置以及制造半导体存储器装置的方法。更具体地，专利技术构思涉及包括竖直沟道结构并提供高集成度和改进的元件性能的三维(3D)半导体存储器装置以及制造三维(3D)半导体存储器装置的方法。

技术介绍

[0002]为了满足消费者对合理价格、高性能电子器件的需求，组成半导体存储器装置的构成元件需要增加的集成度和改进的性能。在二维或平面半导体装置中，集成度主要由单位存储器单元所占据的面积确定。结果，需要一系列的越来越昂贵的精细图案制造技术和相关设备。然而，进一步使精细图案小型化所需的超昂贵设备已达到经济极限。因此，3D半导体存储器装置已经成为重要的研究和开发领域。

技术实现思路

[0003]专利技术构思的实施例提供了包括提供增加的集成度和改进的性能的竖直沟道结构的3D半导体存储器装置。专利技术构思的其它实施例提供了制造具有这些特质的半导体存储器装置的方法。
[0004]在一个实施例中，专利技术构思提供了一种半导体存储器装置，所述半导体存储器装置包括：下堆叠结构，包括沿第一方向堆叠在基底上的下金属线；上堆叠结构，包括顺序地堆叠在下堆叠结构上的第一上金属线和第二上金属线；竖直结构，穿透上堆叠结构和下堆叠结构并且包括沟道膜；连接垫，设置在竖直结构上，与沟道膜接触并掺杂有N型杂质；第一切割线，切割下金属线、第一上金属线和第二上金属线；第二切割线，在不同于第一方向的第二方向上与第一切割线间隔开，并且切割下金属线、第一上金属线和第二上金属线；以及子切割线，在第一切割线与第二切割线之间切割第一上金属线和第二上金属线，其中，沟道膜包括未掺杂沟道区和掺杂有N型杂质的掺杂沟道区，并且掺杂沟道区接触连接垫并且在第二方向上与第二上金属线的一部分叠置。
[0005]在另一实施例中，专利技术构思提供了一种半导体存储器装置，所述半导体存储器装置包括：下堆叠结构，包括沿第一方向堆叠在基底上的下金属线；上堆叠结构，包括顺序地堆叠在下堆叠结构上的第一上金属线和第二上金属线；竖直结构，穿透上堆叠结构和下堆叠结构并且包括沟道膜；连接垫，设置在竖直结构上，接触沟道膜，并且掺杂有N型杂质；第一切割线，切割下金属线、第一上金属线和第二上金属线；第二切割线，在不同于第一方向的第二方向上与第一切割线间隔开，并且切割下金属线、第一上金属线和第二上金属线；以及子切割线，在第一切割线与第二切割线之间切割第一上金属线和第二上金属线，其中，沟道膜包括未掺杂沟道区和掺杂有N型杂质的掺杂沟道区，沟道膜的掺杂沟道区接触连接垫并且在第二方向上与第二上金属线的一部分叠置，下金属线包括最靠近第一上金属线的第一下金属线，未掺杂沟道区包括在第一方向上延伸的上延伸区和下延伸区以及连接上延伸区和下延伸区并在第二方向上延伸的水平延伸区，并且水平延伸区在第一下金属线的下表
面与第一上金属线的下表面之间连接到上延伸区和下延伸区。
[0006]在另一实施例中，专利技术构思提供了一种半导体存储器装置，所述半导体存储器装置包括：外围逻辑结构，包括位于基底上的外围电路；水平导电基底，沿着外围逻辑结构的上表面延伸；下堆叠结构，包括沿第一方向堆叠在水平导电基底上的下金属线；上堆叠结构，包括顺序地堆叠在下堆叠结构上的第一上金属线和第二上金属线；竖直结构，穿透上堆叠结构和下堆叠结构并且包括沟道膜，沟道膜电连接到水平导电基底；连接垫，设置在竖直结构上，接触沟道膜，并且掺杂有N型杂质；第一切割线，切割下金属线、第一上金属线和第二上金属线；第二切割线，在不同于第一方向的第二方向上与第一切割线间隔开，并且切割下金属线、第一上金属线和第二上金属线；以及子切割线，在第一切割线与第二切割线之间切割第一上金属线和第二上金属线，其中，子切割线不切割下金属线，沟道膜包括未掺杂沟道区和掺杂有N型杂质的掺杂沟道区，沟道膜的掺杂沟道区接触连接垫并且在第二方向上与第二上金属线的一部分叠置，并且竖直结构包括多个宽度延伸区，所述多个宽度延伸区具有随着竖直结构远离连接垫延伸而在第二方向上增加的相应宽度。
附图说明
[0007]通过结合附图考虑以下详细的描述，专利技术构思的上述和其它方面及特征将变得更明显，在附图中：
[0008]图1是大体示出三维(3D)半导体存储器装置的部分电路图；
[0009]图2是示出根据专利技术构思的实施例的非易失性存储器装置的布局图(例如，平面图或俯视图)；
[0010]图3是沿着图2的线A
‑
A截取的剖视图；
[0011]图4A和图4B(以及图7A和图7B)分别是图3的区域P的放大图；
[0012]图5A和图5B分别是图3的区域Q的放大图；
[0013]图6A和图6B分别是图3的区域R的放大图；
[0014]图8和图9(以及图10和图11、图15和图16)是示出根据专利技术构思的实施例的半导体存储器装置的相关剖视图；
[0015]图12、图13和图14分别是示出根据专利技术构思的实施例的半导体存储器装置的剖视图；
[0016]图17和图18分别是用于解释根据一些实施例的半导体存储器装置的剖视图；
[0017]图19和图20是示出根据专利技术构思的实施例的非易失性存储器装置的布局图；以及
[0018]图21、图22、图23A、图23B、图24、图25A、图25B、图26、图27、图28和图29是在一个示例中示出根据专利技术构思的实施例的制造半导体存储器装置的方法的相关剖视图，其中，图23B和图25B分别是进一步示出图23A和图25A的区域S的放大图。
具体实施方式
[0019]在整个书面描述和附图中，同样的附图标号和标记用于表示同样或类似的元件和/或特征。在整个书面描述中，某些几何术语可以用于突出相对于专利技术构思的某些实施例的元件、组件和/或特征之间的相对关系。本领域技术人员将认识到这样的几何术语本质上是相对的，在描述关系中以及/或者指向所示出的实施例的方面是任意的。几何术语可以包
括例如：高度/宽度；竖直的/水平的；顶部/底部；较高/较低；较近/较远；较厚/较薄；近的/远的；在
……
上方/在
……
下方；在
……
下/在
……
之上；上/下；中心/侧面(或侧)；周围；覆盖层/底层等。
[0020]图1是示出三维(3D)(或者垂直)半导体存储器装置的部分电路图。
[0021]参照图1，根据一些实施例的半导体存储器装置的存储器单元阵列可以包括共源极线CSL、多条位线BL0至BL2以及设置在共源极线CSL与位线BL0至BL2之间的多个单元串CSTR。
[0022]多个单元串CSTR可以并联连接到位线BL0至BL2中的每条。多个单元串CSTR可以共同连接到共源极线CSL。也就是说，多个单元串CSTR可以设置在多条位线BL0至BL2与单条共源极线CSL之间。多条共源极线CSL可以二维地布置。这里，可以将相同的电压电施加到共源极线CSL，或者可以电控制每条共源极线CSL。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，所述半导体存储器装置包括：下堆叠结构，包括沿第一方向堆叠在基底上的下金属线；上堆叠结构，包括顺序地堆叠在下堆叠结构上的第一上金属线和第二上金属线；竖直结构，穿透上堆叠结构和下堆叠结构并且包括沟道膜；连接垫，设置在竖直结构上，与沟道膜接触，并且掺杂有N型杂质；第一切割线，切割下金属线、第一上金属线和第二上金属线；第二切割线，在不同于第一方向的第二方向上与第一切割线间隔开，并且切割下金属线、第一上金属线和第二上金属线；以及子切割线，在第一切割线与第二切割线之间切割第一上金属线和第二上金属线，其中，沟道膜包括未掺杂沟道区和掺杂有所述N型杂质的掺杂沟道区，并且掺杂沟道区接触连接垫并且在第二方向上与第二上金属线的一部分叠置。2.根据权利要求1所述的半导体存储器装置，其中，子切割线不切割下金属线。3.根据权利要求1所述的半导体存储器装置，其中，第二上金属线包括在第一方向上间隔开并顺序地堆叠的第二_1金属线和第二_2金属线。4.根据权利要求3所述的半导体存储器装置，其中，从第一上金属线的下表面到第二_1金属线的下表面的高度比从第一上金属线的下表面到掺杂沟道区的高度小。5.根据权利要求1所述的半导体存储器装置，其中，第一上金属线包括在第一方向上间隔开并顺序地堆叠的第一_1金属线和第一_2金属线。6.根据权利要求1所述的半导体存储器装置，其中，沟道膜包括设置在下堆叠结构中的下沟道膜和设置在上堆叠结构中的上沟道膜，竖直结构包括设置在下沟道膜与下金属线之间并沿着下沟道膜延伸的下沟道绝缘膜，竖直结构包括设置在上沟道膜与第一上金属线和第二上金属线之间并沿着上沟道膜延伸的上沟道绝缘膜，并且下沟道绝缘膜的堆叠结构不同于上沟道绝缘膜的堆叠结构。7.根据权利要求1所述的半导体存储器装置，其中，沟道膜在上堆叠结构内部沿第一方向延伸，并且沟道膜包括在第一上金属线的下表面下方在第二方向上弯曲的部分。8.根据权利要求1所述的半导体存储器装置，其中，下金属线、第一上金属线和第二上金属线包括相同的材料。9.根据权利要求1所述的半导体存储器装置，其中，第一上金属线被包括在串选择晶体管中，并且第二上金属线被包括在擦除控制晶体管中。10.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：防切割膜，在下堆叠结构与上堆叠结构之间沿着第一上金属线的下表面延伸。11.一种半导体存储器装置，所述半导体存储器装置包括：下堆叠结构，包括沿第一方向堆叠在基底上的下金属线；上堆叠结构，包括顺序地堆叠在下堆叠结构上的第一上金属线和第二上金属线；竖直结构，穿透上堆叠结构和下堆叠结构并且包括沟道膜；连接垫，设置在竖直结构上，接触沟道膜，并且掺杂有N型杂质；第一切割线，切割下金属线、第一上金属线和第二上金属线；
第二切割线，在不同于第一方向的第二方向上与第一切割线间隔开，并且切割下金属线、第一上金属线和第二上金属线；以及子切割线，在第一切割线与第二切割线之间切割第一上金属线和第二上金属线，其中，沟道膜包括未掺杂沟道区和掺杂有所述N型杂质的掺杂沟道区，沟道膜的掺杂沟道区接触连接垫并且在第二方向上与第二上金属线的一部分叠置，下金属线包括最靠近第一上金属线的第一下金属线，未掺...

【专利技术属性】
技术研发人员：金森宏治，韩智勋，姜书求，柳孝俊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：