电子芯片制造技术

本公开涉及电子芯片。电子芯片包括由相变材料和晶体管制成的存储单元。第一和第二通孔从晶体管穿过中间绝缘层延伸到相同高度。包括与第一通孔接触的第一互连迹线的第一金属层级位于中间绝缘层之上。用于加热相变材料的加热元件位于第二通孔上，并且相变材料位于加热元件上。包括第二互连迹线的第二金属层级位于相变材料上方。第三通孔从相变材料延伸到第二互连迹线。

Electronic chip

【技术实现步骤摘要】
电子芯片优先权声明本申请要求于2017年11月9日提交的法国专利申请第1760543号的优先权，在法律允许的最大限度内其内容通过引证全部引入本文。
本公开涉及电子芯片，并且具体地，涉及包括含相变材料的非易失性存储器的芯片以及制造这种芯片的方法。
技术介绍
包括含相变材料的板载(onboard)非易失性存储器的芯片同时包括逻辑电路和相变材料存储单元。存储单元和电路的各种晶体管通过通孔电连接至位于电绝缘层中的互连迹线。每个存储单元均包括相变材料和用于加热相变材料的电阻元件。电阻加热元件能够使相变材料从结晶状态转变为非晶状态来用于存储单元的编程，并且能够从非晶状态转变为结晶状态以擦除存储单元。加热元件通常位于相变材料下方，并且位于连接至存储晶体管之一的一个端子的通孔上。通过已知方法获得的包括含相变材料的板载非易失性存储器的芯片具有各种缺点。具体地，希望降低尤其是由于通孔的电阻而引起的访问晶体管的电阻。
技术实现思路
一个实施例克服了上述缺点中的全部或部分。因此，一个实施例提供了一种制造电子芯片的方法，该电子芯片包含存储单元和晶体管，该存储单元包括相变材料，该方法包括：a)形成晶体管以及从所述晶体管的端子延伸并到达相同高度的第一和第二通孔；b)形成第一金属层级，第一金属层级包括与第一通孔接触的第一互连迹线；c)针对每个存储单元，形成用于在一个第二通孔上加热相变材料的元件；d)在加热元件上形成每个存储单元的相变材料；以及e)形成第二金属层级，第二金属层级包括第二互连迹线并位于相变材料上方，并且形成从相变材料延伸到第二互连迹线的第三通孔。根据一个实施例，该方法包括：在步骤b)和步骤c)之间，在第一互连迹线上沉积保护层。根据一个实施例，保护层由氮化硅制成。根据一个实施例，该方法包括在步骤c)中：c1)沉积由覆盖第二通孔的热绝缘体制成的第一层；c2)蚀刻第一层中通向第二通孔的顶部层级的部分，然后抵靠第一层的剩余部分的侧面形成第一间隔件，同时确定每个第二通孔的顶部被一个第一间隔件部分覆盖且部分暴露；c3)形成由未来加热元件的材料制成的第二共形层；c4)形成覆盖第二层的抵靠每个第一间隔件定位的部分的第二间隔件，然后去除第二层的暴露部分；c5)抵靠每个第二间隔件形成第三间隔件；c6)部分地将结构向下蚀刻到第二通孔的顶部的层级，以个别处理均由第二层的一部分形成的加热元件；以及c7)用第三保护层覆盖该结构。根据一个实施例，该方法包括在步骤c)中：c8)在步骤c2)中蚀刻且在步骤c5)中曝光的部分中沉积热绝缘体，直到第一层的上部层级；c9)在步骤c5)中蚀刻且在步骤c6)之后空白的部分中沉积热绝缘体，直至第一层的上部层级；以及c10)去除该结构位于加热元件顶部层级上方的部分。根据一个实施例，在步骤c6)中，在间隔件宽度方向上延伸的带留在适当位置，所述带包括间隔件的部分之间的加热元件，所述带的宽度小于30nm。根据一个实施例，该方法包括：在步骤c1)之前，沉积蚀刻阶梯层。根据一个实施例，每个热绝缘体均由氧化硅或碳氧化硅制成，并且所述间隔件和第三层由氮化硅或碳氮化硅制成。一个实施例提供了一种电子芯片，包括：存储单元，包括相变材料；第一金属层级，包括穿过第一绝缘层的第一互连迹线；以及加热元件，被配置为加热相变材料，加热元件被定位为与第一绝缘层的部分的侧面相邻。根据一个实施例，第一互连迹线填充穿过第一绝缘层的沟槽。根据一个实施例，第一互连迹线通过第一通孔连接至晶体管的端子；相变材料位于加热元件上；以及加热元件通过第二通孔连接至晶体管的端子。根据一个实施例，还包括：第二金属层级，包括位于第一金属层级上方的第二互连迹线；并且其中相变材料位于第一金属层级和第二金属层级之间并且通过第三通孔连接至第二互连迹线。根据一个实施例，每个加热元件均穿过热绝缘区域，每个加热元件均环绕有保护区域，保护区域将加热元件与热绝缘区域分离。根据一个实施例，热绝缘区域由从由氧化硅和碳氧化硅组成的组中选择的材料制成，并且保护区域由从由氮化硅和碳氮化硅组成的组中选择的材料制成。一个实施例提供了一种电子芯片，包含存储单元和晶体管，每个存储单元由相变材料制成，包括：在晶体管上方形成第一金属层级，第一金属层级包括延伸穿过第一绝缘层的第一互连迹线；以及加热元件，被配置为加热相变材料，加热元件位于第一金属层级中并且延伸为与第一绝缘层的一部分的侧面相邻。根据一个实施例，还包括：中间绝缘层，位于晶体管和第一金属层级之间；第一通孔和第二通孔，从晶体管的端子延伸并到达第一高度，其中第一金属层级的第一互连迹线在第一高度处与第一通孔接触，并且其中加热元件在第一高度处与第二通孔接触。根据一个实施例，相变材料处于加热元件的顶部上且被又一绝缘层环绕的位置。根据一个实施例，还包括：第二金属层级，包括第二互连迹线并且位于相变材料和又一绝缘层上方；以及第三通孔，从相变材料延伸到第二互连迹线。根据一个实施例，还包括：位于加热元件的相对侧上的绝缘间隔件，其中一个绝缘间隔件位于加热元件与第一绝缘层的部分的所述侧面之间。一个实施例提供了一种电子芯片，包括：包含相变材料的存储单元和晶体管；第一金属层级，包括通过第一通孔连接至晶体管的端子的第一互连迹线；以及第二金属层级，包括第二互连轨迹并且位于第一金属层级上方，其中存储单元的相变材料位于通过第二通孔连接至晶体管的加热元件上的第一和第二金属层级之间，并且通过第三通孔连接至第二金属层级的第二迹线。根据一个实施例，每个加热元件均穿过热绝缘区域。根据一个实施例，每个加热元件均被保护区域包围，保护区域将加热元件与热绝缘区域隔开。根据一个实施例，热绝缘区域包括氧化硅或碳氧化硅，并且保护区域由氮化硅或碳氮化硅制成。附图说明将在以下结合附图对具体实施例的非限制性描述中详细讨论上述和其他特征和优点，其中：图1是包括含相变材料的板载存储器的芯片的部分简化截面图；图2A至图2C是示出制造包括含相变材料的板载存储器的芯片的方法的实施例的步骤的部分简化截面图；以及图3A至图3M示意性示出了图2A至图2C的方法的实施步骤的更详细示例。具体实施方式在各附图中用相同的附图标记指定了相同的元件，并且各附图没有按比例绘制。为了清楚，仅示出并详细描述有助于理解所描述实施例的那些步骤和元件。具体地，本领域技术人员公知的晶体管及其制造方法没有详细描述。在下面的描述中，当提及限定位置的术语时，诸如术语“顶部”、“底部”、“上部”、“下部”等，参考相关截面图中相关元素的定向，可以理解，在实践中，所描述的设备可具有的定向。图1是包括含相变材料的板载存储器的芯片的部分简化截面图。该芯片包括：区域102，其中定位包括晶体管110的电路；以及区域104，其中定位与晶体管112相关联的相变材料存储单元。晶体管110和晶体管112均由在其侧面上具有间隔件的绝缘栅极来表示。如下所述获得该芯片。晶体管110和112首先形成在衬底114的内部和顶部。实施在结构上沉积电绝缘层(未示出)以及在绝缘层中形成导电元件的步骤。所形成的导电元件依次为：-通孔120A和通孔120B，通孔120A从晶体管112的漏极的接触区域122A延伸，以及通孔120B从晶体管100的漏极、源极和栅极以及晶体管112的源极的接触区域122B延伸本文档来自技高网...

【技术保护点】
1.一种电子芯片，其特征在于，包括：存储单元，包括相变材料；第一金属层级，包括穿过第一绝缘层的第一互连迹线；以及加热元件，被配置为加热所述相变材料，所述加热元件被定位为与所述第一绝缘层的部分的侧面相邻。

【技术特征摘要】
2017.11.09 FR 17605431.一种电子芯片，其特征在于，包括：存储单元，包括相变材料；第一金属层级，包括穿过第一绝缘层的第一互连迹线；以及加热元件，被配置为加热所述相变材料，所述加热元件被定位为与所述第一绝缘层的部分的侧面相邻。2.根据权利要求1所述的电子芯片，其特征在于，所述第一互连迹线填充穿过所述第一绝缘层的沟槽。3.根据权利要求1所述的电子芯片，其特征在于：所述第一互连迹线通过第一通孔连接至晶体管的端子；所述相变材料位于所述加热元件上；以及所述加热元件通过第二通孔连接至所述晶体管的端子。4.根据权利要求1所述的电子芯片，其特征在于，还包括：第二金属层级，包括位于所述第一金属层级上方的第二互连迹线；并且其中所述相变材料位于所述第一金属层级和所述第二金属层级之间并且通过第三通孔连接至所述第二互连迹线。5.根据权利要求1所述的电子芯片，其特征在于，每个加热元件均穿过热绝缘区域，每个加热元件均环绕有保护区域，所述保护区域将所述加热元件与所述热绝缘区域分离。6.根据权利要求5所述的电子芯片，其特征在于，所述热绝缘区域由从由氧化硅和碳氧化硅组成的组中选择的材料制成，并且所述保护区域由从由氮化硅和碳氮化硅...

【专利技术属性】
技术研发人员：F·亚瑙德，D·加尔平，S·佐尔，O·欣西格，L·法韦内克，JP·奥杜，L·布劳苏斯，P·波伊文，O·韦伯，P·布龙，P·莫林，
申请(专利权)人：意法半导体格勒诺布尔二公司，意法半导体克洛尔二公司，意法半导体鲁塞公司，
类型：新型
国别省市：法国,FR