一种时钟产生电路制造技术

本发明专利技术公开了一种时钟产生电路，涉及集成电路技术领域。该时钟产生电路包括锁相环路，所述锁相环路包括低通滤波器、差分转单端子电路、压控振荡器和分频器，所述时钟产生电路还包括连接于所述分频器的开关电容子电路，以及连接于所述低通滤波器的电流镜子电路和运算放大器子电路，所述运算放大器子电路还连接有稳压子电路和可变电阻。本发明专利技术的时钟产生电路通过将锁相环路和开关电容子电路进行结合，产生片上系统所需的高精度时钟信号，减小温度和电源电压变化对片上系统中振荡器的影响。

A Clock Generation Circuit

The invention discloses a clock generating circuit, which relates to the technical field of integrated circuits. The clock generation circuit includes a phase-locked loop, which includes a low-pass filter, a differential to single-terminal circuit, a voltage controlled oscillator and a frequency divider. The clock generation circuit also includes a switched capacitor sub-circuit connected to the frequency divider, a current mirror circuit connected to the low-pass filter and an operational amplifier sub-circuit. The operational amplifier sub-circuit is also connected. A voltage regulator circuit and a variable resistance are connected. The clock generating circuit of the invention combines the phase-locked loop with the switched capacitor circuit to generate the high-precision clock signal required by the on-chip system, thereby reducing the influence of temperature and power supply voltage changes on the oscillator in the on-chip system.

【技术实现步骤摘要】
一种时钟产生电路
本专利技术涉及集成电路
，特别是涉及一种时钟产生电路。
技术介绍
随着集成电路快速发展，在SOC(SystemonChip,片上系统)系统中，高精度、低温漂片上参考时钟产生器在低成本、低功耗NB-IOT（NarrowBandInternetofThings，窄带物联网）领域应用越来越广泛。例如：远程抄表、智能停车、智慧农业、可植入的生物医疗器件、无线传感器等。时钟产生器为NB-IOT设备和可携带医疗设备提供精准的系统时钟或者计数器，保证系统能够正常稳定的工作，温度和电源电压的变化是影响片上RC振荡器的频率稳定性最关键的因素。因此，设计一个对温度和电源电压变化不敏感的时钟产生器是未来的趋势所需。
技术实现思路
本专利技术的主要目的在于提供一种时钟产生电路，旨在减小温度和电源电压变化对振荡器的影响。为实现上述目的，本专利技术提供一种时钟产生电路，包括锁相环路，所述锁相环路包括低通滤波器、差分转单端子电路、压控振荡器和分频器，所述时钟产生电路还包括连接于所述分频器的开关电容子电路，以及连接于所述低通滤波器的电流镜子电路和运算放大器子电路，所述运算放大器子电路还连接有稳压子电路和可变电阻；所述可变电阻连接于所述运算放大器子电路以使其产生不同的控制电压；所述运算放大器子电路将不同的所述控制电压输出至所述锁相环路以控制所述压控振荡器产生不同的时钟频率，所述压控振荡器通过分频器将时钟频率输入至所述开关电容子电路，以对所述开关电容子电路进行充放电；所述压控振荡器将所述时钟频率输出至所述差分转单端子电路，以使所述差分转单端子电路输出时钟信号。优选地，所述稳压子电路包括第一电阻、第一电容、第二电阻和第二电容；所述第一电阻的一端连接于所述运算放大器子电路、另一端接地；所述第一电容与所述第一电阻并联，其一端连接于所述运算放大器子电路、另一端接地；所述第二电阻和所述第二电容的一端连接于所述运算放大器子电路、另一端接地。优选地，所述第一电阻和所述第二电阻的阻值相等。优选地，所述开关电容子电路包括第三电容以及连接于所述分频器的第一开关和第二开关，所述第一开关的一端分别连接于所述第二开关的一端和所述第三电容的一端，所述第三电容的另一端和所述第二开关的另一端接地；所述第一开关的另一端连接于所述运算放大器子电路。优选地，所述开关电容子电路还包括第三电容和第二电阻，所述第三电容的一端和所述第二电阻的一端连接于所述运算放大器子电路、另一端接地。优选地，所述运算放大器子电路包括第一NMOS管和第二NMOS管，所述第一NMOS管源极连接于所述可变电阻、第一电阻和第一电容，漏极连接于所述电流镜子电路，基极与所述第二NMOS管的基极相连；所述第二NMOS管源极连接于所述第二电容、所述第二电阻和所述第一开关，漏极连接于所述电流镜子电路。优选地，所述可变电阻的一端连接于所述运算放大器子电路、另一端接地。优选地，所述电流镜子电路包括第一PMOS管和第二PMOS管，所述第一PMOS管和所述第二PMOS管的源极连接于电源、栅极相互连接；所述第一PMOS管的漏极连接于所述第一NMOS管的漏极、所述第一NMOS管和所述第二NMOS管的栅极以及所述第二PMOS管的栅极；所述第二PMOS管的漏极连接于所述第二NMOS管的漏极和所述低通滤波器。优选地，所述第一电容、所述第二电容和所述第三电容为金属电容。优选地，所述第一电阻、所述第二电阻和所述可变电阻均为多晶硅电阻和扩散电阻构成。本专利技术的时钟产生电路通过将锁相环路和开关电容子电路进行结合，产生片上系统所需的高精度时钟信号，减小了温度和电源电压变化对片上系统中振荡器的影响。且由于电路结构比较简单，使得整个时钟产生电路功耗较低，能更好地应用于SOC系统。附图说明图1为本专利技术时钟产生电路的电路原理图。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。下面结合附图对本专利技术进一步说明。本专利技术提供一种时钟产生电路，如图1所示，包括锁相环路，所述锁相环路包括低通滤波器LPF、差分转单端子电路DTS、压控振荡器VCO和分频器N，所述时钟产生电路还包括连接于所述分频器N的开关电容子电路，以及连接于所述低通滤波器LPF的电流镜子电路和运算放大器子电路，所述运算放大器子电路还连接有稳压子电路和可变电阻R_t；所述可变电阻R_t连接于所述运算放大器子电路以使其产生不同的控制电压；所述运算放大器子电路将不同的控制电压输出至所述锁相环路以控制所述压控振荡器VCO产生不同的时钟频率，所述压控振荡器VCO通过分频器N将时钟频率输入至所述开关电容子电路，以对所述开关电容子电路进行充放电；所述压控振荡器VCO将所述时钟频率输出至所述差分转单端子电路DTS，以使所述差分转单端子电路DTS输出时钟信号clk。可变电阻R_t通过和开关电容子电路组合以产生不同的输出频率，并通过运算放大器子电路产生不同的控制电压，以控制压控振荡器VCO产生不同相位时钟来控制开关电容子电路。输出频率通过等式f=1/RC计算，其中f为输出频率，R为可变电阻的电阻值，C为开关电容子电路中的电容值。锁相环路包括的低通滤波器LPF、差分转单端子电路DTS、压控振荡器VCO和分频器N均为现有技术中的常见电路。优选地，所述稳压子电路包括第一电阻R1、第一电容C1、第二电阻R2和第二电容C2；所述第一电阻R1一端连接于所述运算放大器子电路、另一端接地；所述第一电容C1与所述第一电阻R1并联，其一端连接于所述运算放大器子电路、另一端接地；所述第二电容C2的一端和所述第二电阻R2的一端连接于所述运算放大器子电路、另一端接地。在具体实施例中，所述第一电阻R1和所述第二电阻R2的阻值相等。稳压子电路通过与运算放大器子电路组合，为时钟产生电路提供Vx1和Vx2两点钳位电压，使得Vx1和Vx2两点电压尽量相等，达到动态平衡。优选地，所述开关电容子电路包括第三电容C3以及连接于所述分频器N的第一开关S1和第二开关S2，所述第一开关S1的一端分别连接于所述第二开关S2的一端和所述第三电容C3的一端，所述第三电容C3的另一端和所述第二开关S2的另一端接地；所述第一开关S1的另一端连接于所述运算放大器子电路。分频器N接收压控振荡器VCO产生的不同相位时钟，以输出不同的频率分别控制第一开关S1和第二开关S2的开合，以控制第三电容C3的充放电。优选地，所述运算放大器子电路包括第一NMOS管MN1和第二NMOS管MN2，所述第一NMOS管MN1源极连接于所述可变电阻R_t、第一电阻R1和第一电容C1，漏极连接于所述电流镜子电路，基极与所述第二NMOS管MN2的基极相连；所述第二NMOS管MN2源极连接于所述第二电容C2、所述第二电阻R2和所述第一开关S1，漏极连接于所述电流镜子电路。在具体实施例中，所述可变电阻R_t的一端连接于所述运算放大器子电路、另一端接地。优选地，所述电流镜子电路包括第一PMOS管MP1和第二PMOS管MP2，所述第一PMOS管MP1和所述第二PMOS管MP2的源极连接于电源、栅极相互连接；所述第一PMOS管MP1的漏极连接于所述第一NMOS管MN1的漏极、所述第一NMOS管M本文档来自技高网...

【技术保护点】
1.一种时钟产生电路，包括锁相环路，所述锁相环路包括依次连接的低通滤波器、压控振荡器、差分转单端子电路，以及分别连接于所述压控振荡器和所述差分转单端子电路的分频器，其特征在于，所述时钟产生电路还包括连接于所述分频器的开关电容子电路，以及连接于所述低通滤波器的电流镜子电路和运算放大器子电路，所述运算放大器子电路还连接有稳压子电路和可变电阻；所述可变电阻连接于所述运算放大器子电路以使其产生不同的控制电压；所述运算放大器子电路将不同的所述控制电压输出至所述锁相环路以控制所述压控振荡器产生不同的时钟频率，所述压控振荡器通过分频器将时钟频率输入至所述开关电容子电路，以对所述开关电容子电路进行充放电；所述压控振荡器将所述时钟频率输出至所述差分转单端子电路，以使所述差分转单端子电路输出时钟信号。

【技术特征摘要】
1.一种时钟产生电路，包括锁相环路，所述锁相环路包括依次连接的低通滤波器、压控振荡器、差分转单端子电路，以及分别连接于所述压控振荡器和所述差分转单端子电路的分频器，其特征在于，所述时钟产生电路还包括连接于所述分频器的开关电容子电路，以及连接于所述低通滤波器的电流镜子电路和运算放大器子电路，所述运算放大器子电路还连接有稳压子电路和可变电阻；所述可变电阻连接于所述运算放大器子电路以使其产生不同的控制电压；所述运算放大器子电路将不同的所述控制电压输出至所述锁相环路以控制所述压控振荡器产生不同的时钟频率，所述压控振荡器通过分频器将时钟频率输入至所述开关电容子电路，以对所述开关电容子电路进行充放电；所述压控振荡器将所述时钟频率输出至所述差分转单端子电路，以使所述差分转单端子电路输出时钟信号。2.根据权利要求1所述的时钟产生电路，其特征在于，所述稳压子电路包括第一电阻、第一电容、第二电阻和第二电容；所述第一电阻的一端连接于所述运算放大器子电路、另一端接地；所述第一电容与所述第一电阻并联，其一端连接于所述运算放大器子电路、另一端接地；所述第二电阻和所述第二电容的一端连接于所述运算放大器子电路、另一端接地。3.根据权利要求2所述的时钟产生电路，其特征在于，所述第一电阻和所述第二电阻的阻值相等。4.根据权利要求2所述的时钟产生电路，其特征在于，所述开关电容子电路包括第三电容以及连接于所述分频器的第一开关和...

【专利技术属性】
技术研发人员：袁博群，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：四川,51