时序控制方法、时序控制芯片和显示装置制造方法及图纸

本申请公开一种时序控制方法、时序控制芯片和显示装置，其中，时序控制方法用于时序控制芯片，时序控制芯片包括锁相环，锁相环包括至少两个具有不同电荷泵系数的电荷泵；时序控制方法包括以下步骤：根据锁相环的输入端接收到的初始时钟信号或反馈时钟信号，产生第一时钟信号；根据初始时钟信号和第一时钟信号，确定锁相环的电荷泵系数；根据电荷泵系数，选择相应的电荷泵参与锁相，产生第二时钟信号。

Sequence Control Method, Sequence Control Chip and Display Device

The present application discloses a timing control method, a timing control chip and a display device, in which the timing control method is used for a timing control chip, which comprises a phase-locked loop comprising at least two charge pumps with different charge pump coefficients, and a timing control method comprising the following steps: an initial clock signal received according to the input end of the phase-locked loop or a feedback clock; According to the initial clock signal and the first clock signal, the charge pump coefficients of PLL are determined. According to the charge pump coefficients, the corresponding charge pump is selected to participate in PLL and generate the second clock signal.

【技术实现步骤摘要】
时序控制方法、时序控制芯片和显示装置
本申请涉及显示
，特别涉及一种时序控制方法、时序控制芯片和显示装置。
技术介绍
这里的陈述仅提供与本申请有关的背景信息，而不必然地构成现有技术。时序控制芯片(TimercontrolregisterIntegratedcircuit，TCONIC)是显示装置中的重要组件，对显示装置的驱动时序进行控制，以实现画面的正常显示。在TCONIC的运行过程中，需要根据外部输入的初始时钟信号，产生相应的目标时钟信号，以保障外部时钟和内部时钟的同步，从而正确抓取和处理显示数据，而上述目标时钟信号是由TCONIC中的锁相环所产生的。由于锁相环的锁相需要一定时间，当外部输入的初始时钟信号发生较大变化时，将会产生较长时间的失锁状态，导致显示装置的显示异常。
技术实现思路
本申请的主要目的是提出一种时序控制方法，实现了快速且准确的锁相，以保障显示装置中画面的正常显示。本申请提出的时序控制方法，用于时序控制芯片，所述时序控制芯片包括锁相环，所述锁相环包括至少两个具有不同电荷泵系数的电荷泵；所述时序控制方法包括以下步骤：根据所述锁相环的输入端接收到的初始时钟信号或反馈时钟信号，产生第一时钟信号；根据所述初始时钟信号和所述第一时钟信号，确定锁相环的电荷泵系数；根据所述电荷泵系数，选择相应的电荷泵参与锁相，产生第二时钟信号。可选地，在所述根据所述电荷泵系数，选择相应的电荷泵，并控制所述电荷泵参与锁相，产生第二时钟信号的步骤之后，所述时序控制方法还包括以下步骤：比对所述第二时钟信号的频率和预设频率范围；当所述第二时钟信号的频率处于所述预设频率范围以内时，根据所述第二时钟信号产生目标时钟信号，并输出所述目标时钟信号；当所述第二时钟信号的频率处于所述预设频率范围以外时，将所述第二时钟信号作为反馈时钟信号反馈至所述锁相环的输入端，并返回执行根据所述锁相环的输入端接收到的反馈时钟信号，产生第一时钟信号的步骤。可选地，在当所述第二时钟信号的频率处于所述预设频率范围以外时，将所述第二时钟信号作为反馈时钟信号反馈至所述输入端的步骤之后，所述时序控制方法还包括以下步骤：累计所述第二时钟信号的反馈次数；比对所述反馈次数和预设次数；当所述反馈次数大于所述预设次数时，生成提示信号；或，累计所述锁相环的输入端接收到初始时钟信号至当前将所述第二时钟信号作为反馈时钟信号反馈至所述输入端之间的失锁时长；比对所述失锁时长和预设时长；当所述失锁时长大于所述预设时长时，生成提示信号。可选地，根据所述锁相环的输入端接收到的反馈时钟信号，产生第一时钟信号的步骤包括：根据目标分频倍数N，对所述反馈时钟信号分频，产生第三时钟信号；根据所述第三时钟信号，产生第一时钟信号；其中，所述第三时钟信号的频率是所述反馈时钟信号的频率的1/N，所述第一时钟信号的频率与所述第三时钟信号的频率相当。可选地，所述根据所述初始时钟信号和所述第一时钟信号，确定锁相环的电荷泵系数的步骤包括：获取所述第一时钟信号和所述初始时钟信号的频率差值；比对所述频率差值的绝对值和第一频率阈值；当所述频率差值的绝对值大于所述第一频率阈值时，确定第一系数为所述电荷泵系数；当所述频率差值的绝对值小于或等于所述第一频率阈值时，比对所述频率差值的绝对值和第二频率阈值；当所述频率差值的绝对值大于所述第二频率阈值时，确定第二系数为所述电荷泵系数；当所述频率差值的绝对值小于或等于所述第二频率阈值时，确定第三系数为所述电荷泵系数；其中，所述第一频率阈值大于所述第二频率阈值，所述第一系数大于所述第二系数，所述第二系数大于所述第三系数。为实现上述目的，本申请还提出一种时序控制芯片，所述时序控制芯片包括锁相环，所述锁相环包括电荷泵组件，所述电荷泵组件包括选择电路以及至少两个电荷泵，所述电荷泵连接于所述选择电路的输出端，且各所述电荷泵具有不同的电荷泵系数。可选地，所述锁相环包括鉴相器以及压控振荡器，所述鉴相器的输入端设置为接收所述初始时钟信号或所述反馈时钟信号，所述鉴相器的输出端连接于所述选择电路的输入端；所述压控振荡器的输入端连接于所述电荷泵的输出端，所述压控振荡器的输出端设置为输出目标时钟信号。可选地，所述时序控制芯片包括分频器，所述分频器的输入端连接于所述压控振荡器的输出端，所述分频器的输出端连接于所述鉴相器的输入端。可选地，所述选择电路包括判断子电路，控制子电路以及开关子电路，所述判断子电路的输入端连接于所述鉴相器的输出端，所述判断子电路设置为根据所述鉴相器输出的频率差值，产生控制信号；所述控制子电路的输入端连接于所述判断子电路的输出端；所述开关子电路的输入端连接于所述控制子电路的输出端，所述开关子电路包括与所述电荷泵一一对应设置的至少两个开关，所述开关子电路根据所述控制信号控制各所述开关导通或关断。为实现上述目的，本申请提出一种显示装置，所述显示装置包括显示面板以及时序控制芯片，所述时序控制芯片与所述显示面板电连接，所述时序控制芯片包括锁相环，所述锁相环包括电荷泵组件，所述电荷泵组件包括选择电路以及至少两个电荷泵，所述电荷泵连接于所述选择电路的输出端，且各所述电荷泵具有不同的电荷泵系数。本申请技术方案中，时序控制方法用于时序控制芯片，时序控制芯片包括锁相环，锁相环包括至少两个具有不同电荷泵系数的电荷泵，时序控制方法包括以下步骤：根据锁相环的输入端接收到的初始时钟信号或反馈时钟信号，产生第一时钟信号；根据初始时钟信号和第一时钟信号，确定锁相环的电荷泵系数；根据电荷泵系数，选择相应的电荷泵参与锁相，产生第二时钟信号。在本申请中，锁相环包括至少两个具有不同电荷泵系数的电荷泵，因此可以根据第一时钟信号和初始时钟信号的变化，选择不同的电荷泵参与锁相，以改变锁相环的每次循环中对时钟信号频率的补偿幅度，从而提高锁相的速度和精度，改善锁相效果，保障显示装置的正常显示。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为一范例中时序控制芯片的结构示意图；图2为图1中锁相环的结构示意图；图3为本申请时序控制方法一实施例的流程示意图；图4为本申请时序控制芯片一实施例的结构示意图；图5为本申请时序控制方法另一实施例的流程示意图；图6为图1和图4的时序控制芯片中第二时钟信号的频率随时间变化的示意图。本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。另外，若本申请实施例中本文档来自技高网...

【技术保护点】
1.一种时序控制方法，用于时序控制芯片，其特征在于，所述时序控制芯片包括锁相环，所述锁相环包括至少两个具有不同电荷泵系数的电荷泵；所述时序控制方法包括以下步骤：根据所述锁相环的输入端接收到的初始时钟信号或反馈时钟信号，产生第一时钟信号；根据所述初始时钟信号和所述第一时钟信号，确定锁相环的电荷泵系数；根据所述电荷泵系数，选择相应的电荷泵参与锁相，产生第二时钟信号。

【技术特征摘要】
1.一种时序控制方法，用于时序控制芯片，其特征在于，所述时序控制芯片包括锁相环，所述锁相环包括至少两个具有不同电荷泵系数的电荷泵；所述时序控制方法包括以下步骤：根据所述锁相环的输入端接收到的初始时钟信号或反馈时钟信号，产生第一时钟信号；根据所述初始时钟信号和所述第一时钟信号，确定锁相环的电荷泵系数；根据所述电荷泵系数，选择相应的电荷泵参与锁相，产生第二时钟信号。2.如权利要求1所述的时序控制方法，其特征在于，在所述根据所述电荷泵系数，选择相应的电荷泵，并控制所述电荷泵参与锁相，产生第二时钟信号的步骤之后，所述时序控制方法还包括以下步骤：比对所述第二时钟信号的频率和预设频率范围；当所述第二时钟信号的频率处于所述预设频率范围以内时，根据所述第二时钟信号产生目标时钟信号，并输出所述目标时钟信号；当所述第二时钟信号的频率处于所述预设频率范围以外时，将所述第二时钟信号作为反馈时钟信号反馈至所述锁相环的输入端，并返回执行根据所述锁相环的输入端接收到的反馈时钟信号，产生第一时钟信号的步骤。3.如权利要求2所述的时序控制方法，其特征在于，在当所述第二时钟信号的频率处于所述预设频率范围以外时，将所述第二时钟信号作为反馈时钟信号反馈至所述输入端的步骤之后，所述时序控制方法还包括以下步骤：累计所述第二时钟信号的反馈次数；比对所述反馈次数和预设次数；当所述反馈次数大于所述预设次数时，生成提示信号；或，累计所述锁相环的输入端接收到初始时钟信号至当前将所述第二时钟信号作为反馈时钟信号反馈至所述输入端之间的失锁时长；比对所述失锁时长和预设时长；当所述失锁时长大于所述预设时长时，生成提示信号。4.如权利要求1至3中任一项所述的时序控制方法，其特征在于，根据所述锁相环的输入端接收到的反馈时钟信号，产生第一时钟信号的步骤包括：根据目标分频倍数N，对所述反馈时钟信号分频，产生第三时钟信号；根据所述第三时钟信号，产生第一时钟信号；其中，所述第三时钟信号的频率是所述反馈时钟信号的频率的1/N，所述第一时钟信号的频率与所述第三时钟信号的频率相当。5.如权利要求1至3中任一项所述的时序控制方法，其特征在于，所述根据所述初始时钟信号和所述第一时...

【专利技术属性】
技术研发人员：王明良，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：广东,44