封装结构制造技术

一种封装结构包括子封装件、导电结构及至少一个第一天线。子封装件包括至少一个芯片。导电结构结合到子封装件上且电连接到子封装件。所述至少一个第一天线具有垂直极化且电连接到所述至少一个芯片，其中所述至少一个第一天线局部地位于子封装件中，且所述至少一个第一天线在子封装件内延伸到导电结构中。

【技术实现步骤摘要】
封装结构
本专利技术实施例是有关于一种封装结构。
技术介绍
半导体装置及集成电路通常是在单个半导体晶片上制造。在晶片层级工艺中，对晶片的管芯进行加工并与其他半导体装置(例如，天线)封装在一起。目前各方正努力开发适用于晶片级封装的不同工艺。
技术实现思路
本专利技术实施例提供一种封装结构包括子封装件、导电结构以及至少一个第一天线。所述子封装件包括至少一个芯片。所述导电结构结合到所述子封装件上且电连接到所述子封装件。所述至少一个第一天线，具有垂直极化且电连接到所述至少一个芯片，其中所述至少一个第一天线局部地位于所述子封装件中，且所述至少一个第一天线在所述子封装件内延伸到所述导电结构中。附图说明结合附图阅读以下详细说明，会最好地理解本专利技术实施例的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1到图16是根据本公开一些示例性实施例的封装结构的制造方法中的各个阶段的示意性剖视图。图17是说明图16所示天线与半导体芯片之间的相对位置的示意性俯视图。图18是根据本公开一些示例性实施例的封装结构的示意性剖视图。图19是根据本公开一些示例性实施例的封装结构的示意性剖视图。图20是根据本公开一些示例性实施例的封装结构的示意性剖视图。图21是根据本公开一些示例性实施例的封装结构的示意性剖视图。图22及图23是根据本公开一些示例性实施例的封装结构的示意性剖视图。图24是根据本公开一些示例性实施例的封装结构的示意性剖视图。图25是根据本公开一些示例性实施例的封装结构的示意性剖视图。[符号的说明]10：第一封装；102：载体；104：剥离层；106、106’、116、116’：晶种层；122、124：导通孔；122a、124a、132a、134a：顶表面；132、134、136：绝缘包封体；132b：底表面；140、160、210：重布线层；142、162、210b、DI1、DI2：介电层；144、164、210a：金属化层；144a：通孔；144b、510：金属段；150：半导体管芯；150a：有源表面；150b：接垫；150c：钝化层；150d：导电柱；150e：保护层；150f：背侧表面；170：球下金属图案；180：导电元件；190A、190B、ATNh、ATNv、ATNv’：天线元件；200、700：金属块；220A、220B：空腔；230：介电材料；500：第二封装；510a：第一部分；510b：第二部分；600：连接件；DA：管芯贴合膜；L1、L2：长度；O1、O2：开口；P1、P2、P3、P4、P5、P6、P7、P8、P9：封装结构；PR1、PR2：图案化光刻胶层；TP：固持装置；X、Y、Z：方向。具体实施方式以下公开内容提供用于实作所提供主题的不同特征的许多不同实施例或实例。以下阐述组件、值、操作、材料、排列形式等的具体实例来简化本公开内容。当然，这些仅为实例而并非旨在进行限制。也涵盖其他组件、值、操作、材料、排列形式等。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中在第一特征与第二特征之间可形成附加特征、从而使得第一特征与第二特征可能不直接接触的实施例。另外，本公开可在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简明及清晰的目的，而其自身并不表示所论述的各种实施例和/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在…下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征相对于另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有另外的取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。另外，为易于说明，本文中可使用例如“第一”、“第二”、“第三”等用语来阐述图中所示的相似或不同的元件或特征，且这些用语可依据存在的次序或说明的上下文而互换地使用。本公开也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(three-dimensional，3D)封装或三维集成电路(three-dimensionalintegratedcircuit，3DIC)装置进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试接垫，以使得能够对三维封装或三维集成电路进行测试、对探针和/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯(knowngooddie)进行中间验证的测试方法来使用，以提高良率(yield)并降低成本。图1到图16是根据本公开一些示例性实施例的封装结构的制造方法中的各个阶段的示意性剖视图。图17是说明图16所示天线与半导体芯片之间的相对位置的示意性俯视图。在示例性实施例中，制造方法是晶片级封装工艺的一部分。应注意，本文所述的工艺步骤涵盖用于制作封装结构的制造工艺的一部分。实施例旨在提供进一步的解释，而不是用于限制本公开的范围。在图1到图16中，示出一个管芯来表示晶片的多个管芯，且示出第一封装10与第二封装500的组合来表示例如在制造方法之后获得的封装结构。在其他实施例中，示出两个芯片或管芯来表示晶片的多个芯片或管芯，且示出一个或多个封装结构来表示在(半导体)制造方法之后获得的多个(半导体)封装结构，本公开并不仅限于此。参照图1，在一些实施例中，提供载体102。在一些实施例中，载体102可以是玻璃载体或用于第一封装10的制作方法的任何合适的载体。在一些实施例中，载体102涂有剥离层104。剥离层104的材料可以是任何适用于将载体102结合到设置在载体102上的上方层或任何晶片以及将载体102从所述上方层或任何晶片剥离的材料。在一些实施例中，剥离层104可包括由介电材料制成的介电材料层，所述介电材料包括任何合适的聚合物系介电材料(例如苯并环丁烯(“benzocyclobutene，BCB”)、聚苯并恶唑(“polybenzoxazole，PBO”))。在替代实施例中，剥离层104可包括由当加热时会失去其粘附性的环氧树脂系热释放材料(epoxy-basedthermal-releasematerial)制成的介电材料层，例如光热转换(light-to-heat-conversion，LTHC)释放涂膜。在另一个替代实施例中，剥离层104可包括由当暴露于紫外(ultra-violet，UV)光时会失去其粘附性的紫外胶制成的介电材料层。在某些实施例中，剥离层104可作为液体进行分配并固化，或者可以是层压到载体102上的层压膜，或者可以是相似物。与剥离层104的底表面(和载体102接触)相对的剥离层104的顶表面可被平面化且可具有高度的共面性。在某些实施例中，剥离层104例如是具有良好耐化学性的光热转换层，且通过施加激光辐射(laserirradiation)，此种层能够从载体102进行室温剥离，然而本公开并不仅限于此。继本文档来自技高网...

【技术保护点】
1.一种封装结构，其特征在于，包括：子封装件，包括至少一个芯片；导电结构，结合到所述子封装件上且电连接到所述子封装件；以及至少一个第一天线，具有垂直极化且电连接到所述至少一个芯片，其中所述至少一个第一天线局部地位于所述子封装件中，且所述至少一个第一天线在所述子封装件内延伸到所述导电结构中。

【技术特征摘要】
2017.09.25 US 62/563,033;2018.07.16 US 16/035,7161.一种封装结构，其特征在于，包括：子封装件，...

【专利技术属性】
技术研发人员：汤子君，蔡仲豪，余振华，王垂堂，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71