半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件，其中，第一半导体器件接合至第二半导体器件。可以在第一半导体器件或第二半导体器件的栅极层级、栅极接触件层级、第一金属化层、中间金属化层或顶部金属化层处进行该接合。本发明专利技术的实施例还提供了半导体器件的制造方法。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术的实施例一般地涉及半导体
，更具体地，涉及半导体器件及其制造方法。
技术介绍
半导体器件用于诸如个人计算机、手机、数码相机和其他电子设备的各种电子应用中。通常通过以下步骤制造半导体器件：在半导体衬底上方依次沉积绝缘层或介电层、导电层和半导体材料层以及使用光刻和蚀刻工艺图案化各个材料层以在各个材料层上形成电路组件和元件。半导体产业通过最小部件尺寸的不断减小来持续地改进各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许在给定的区域中集成更多的组件。然而，随着最小部件尺寸的减小，在使用的每个工艺中会出现附加的问题，并且应该解决这些附加的问题。
技术实现思路
根据本专利技术的一方面，提供了一种制造半导体器件的方法，所述方法包括：在第一半导体衬底上方形成第一互连结构；施加第一接合层，其中，所述第一接合层与所述第一互连结构物理接触；在第二半导体衬底上方形成第二互连结构；以及将所述第二互连结构接合至所述第一接合层。根据本专利技术的另一方面，提供了一种制造半导体器件的方法，所述方法包括：沉积第一接合介电层，所述第一接合介电层与栅电极或栅电极接触件中的一个物理接触；使第一导电接合材料嵌入所述第一接合介电层，并且所述第一导电接合材料与所述栅电极或所述栅电极接触件中的一个物理接触；以及将第一半导体管芯的导电材料直接接合至所述第一导电接合材料。根据本专利技术的又一方面，提供了一种制造半导体器件的方法，所述方法包括：在第一半导体晶圆上方沉积第一接合介电层，并且所述第一接合介电层与第一栅极堆叠件、第一栅电极接触件、与所述第一栅电极接触件物理接触的第一互连结构、或与所述第一互连结构相邻的第二互连结构中的一个物理接触；将第一接合导体嵌入到所述第一接合介电层中；在与所述第一半导体晶圆不同的第二半导体晶圆上方沉积第二接合介电层，并且所述第二接合介电层与第二栅极堆叠件、第二栅电极接触件、与所述第二栅极接触件物理接触的第三互连结构、或与所述第三互连结构相邻的第四互连结构中的一个物理接触；将第二接合导体嵌入到所述第二接合介电层中；激活所述第一接合介电层和所述第二接合介电层；以及使所述第一接合介电层和所述第二接合介电层接触。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A-图1B示出根据一些实施例的第一接合层的形成。图2示出根据一些实施例的第二半导体器件。图3示出根据一些实施例的第一半导体器件和第二半导体器件的接合。图4示出根据一些实施例的填充材料的放置。图5示出根据一些实施例的填充材料的平坦化。图6示出根据一些实施例的第一互连层的形成。图7示出根据一些实施例的第四半导体器件的接合。图8示出根据一些实施例的第四半导体器件与填充贯通孔(throughfillvia)的接合。图9示出根据一些实施例的第二互连层的形成。图10A-图10D示出根据一些实施例的第一晶圆金属化层的接合位置。图11A-图11H示出根据一些实施例的中间晶圆金属化层的接合位置。图12A-图12H示出根据一些实施例的顶部晶圆金属化层的接合位置。图13A-图13H示出根据一些实施例的第一晶圆栅极接触件的接合位置。图14A-图14H示出根据一些实施例的第一晶圆栅极堆叠件的接合位置。图15A-图15H示出根据一些实施例的第一晶圆金属化层的晶圆与晶圆接合位置。图16A-图16H示出根据一些实施例的中间晶圆金属化层的晶圆与晶圆接合位置。图17A-图17G示出根据一些实施例的顶部晶圆金属化层的晶圆与晶圆接合位置。图18A-图18H示出根据一些实施例的第一晶圆栅极接触件的晶圆与晶圆接合位置。图19A-图19H示出根据一些实施例的第一晶圆栅极堆叠件的晶圆与晶圆接合位置。图20A-图20B示出根据一些实施例的熔融接合工艺。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括在第一部件和第二部件之间形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。现在将描述关于将半导体器件接合至其他半导体器件从而以芯片上系统配置的方式形成芯片上系统的实施例。然而，实施例可以用于各种各样的器件和制造方法。现在参考图1A，示出第一半导体器件100，其中，第一半导体器件100可以是未完成的晶圆，具有第一晶圆衬底101和至少部分地位于第一晶圆衬底101内的有源器件。在实施例中，第一晶圆衬底101可以是硅衬底，但是可以使用诸如绝缘体上半导体(SOI)、应变SOI和绝缘体上的硅锗的其他衬底。第一晶圆衬底101可以是p型半导体，但是在其他实施例中，第一晶圆衬底101可以是n型半导体。第一晶圆衬底101可以包括块状区102，从而为制造工艺提供物理支撑和结构支撑。附加地，第一晶圆衬底101还包括将用于形成有源器件和无源器件的有源区104。然而，也可以使用任何合适的区域。可以形成第一沟槽作为最终形成第一晶圆隔离区103的初始步骤(在图1A的图中未单独示出)。可以使用掩蔽层以及合适的蚀刻工艺来形成第一沟槽。一旦已经形成和图案化掩蔽层，则在第一晶圆衬底101中形成第一沟槽。可以通过诸如反应离子刻蚀(RIE)的合适的工艺去除暴露的第一晶圆衬底101以在第一晶圆衬底101中形成第一沟槽，但是可以使用任何合适的工艺。在实施例中，第一沟槽可以形成为具有距离第一晶圆衬底101表面小于约(诸如约)的第一深度。除了形成第一沟槽之外，掩蔽和蚀刻工艺由第一晶圆衬底101的保持未去除的那些部分附加地形成鳍(未示出为与第一晶圆衬底101分离)。如下所述，可以使用这些鳍以形成多栅极FinFET晶体管的沟道区。一旦已经形成第一沟槽和鳍，就可以用介电材料填充一些或全部第一沟槽，并且该介电材料可以在第一沟槽内凹进以形成第一隔离区(尽管在图1A的截面图看不到凹进)。介电材料可以是氧化物材料、高密度等离子体(HDP)氧化物等。在第一沟槽的可选清洁和加衬里之后，可以使用化学汽相沉积(CVD)方法(例如，HARP工艺)、高密度等离子体CVD方法或本领域中已知的其他合适的形成方法来形成介电材料。可以通过以下步骤来填充第一沟槽：用介电材料过填充第一沟槽和第一晶圆衬底101，并且然后通过诸如化学机械抛光(CMP)、蚀刻、它们的组合等的合适的工艺去除第一沟槽和鳍本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：在第一半导体衬底上方形成第一互连结构；施加第一接合层，其中，所述第一接合层与所述第一互连结构物理接触；在第二半导体衬底上方形成第二互连结构；以及将所述第二互连结构接合至所述第一接合层。

【技术特征摘要】
2017.09.29 US 62/565,557;2018.07.02 US 16/025,3311.一种制造半导体器件的方法，所述方法包括：在第一半导体衬底上方形成第一互连结构；施加第一接合层，其中，所述第一接合层与所述第一互连结构物理接触；在第二半导体衬底上方形成第二互连结构；以及将所述第二互连结构接合至所述第一接合层。2.根据权利要求1所述的方法，其中，所述第一互连结构与第一栅极接触件物理接触。3.根据权利要求1所述的方法，其中，所述第一互连结构与第三互连结构相邻，其中，所述第三互连结构与第一栅极接触件物理接触。4.根据权利要求1所述的方法，其中，所述第一互连结构通过不同于所述第一互连结构的至少两个互连结构与所述第一半导体衬底分离。5.根据权利要求4所述的方法，其中，所述第二互连结构与第二栅极接触件物理接触。6.根据权利要求4所述的方法，其中，所述第二互连结构与第三互连结构相邻，其中，所述第三互连结构与第二栅极接触件物理接触。7.根据权利要求1所述的方法，其中，在所述第一半导体衬底上方形成所述第一互连结构利用第一镶嵌工艺或第一双镶嵌工艺...

【专利技术属性】
技术研发人员：陈明发，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71