一种应用于带隙基准电路的启动电路制造技术

本发明专利技术公开一种应用于带隙基准电路的启动电路，包括启动电路模块和带隙基准电路模块，其中启动电路模块由偏置电流产生电路和启动电路构成；所述启动电路用于产生启动电压信号使带隙基准电路工作在稳定态；所述偏置电流产生电路用于产生偏置电流将启动电路关闭。其中偏置电流产生电路的偏置电压是由启动完成后的带隙基准电路提供的。本发明专利技术公开的一种应用于带隙基准电路的启动电路，仅采用MOS管和电容两类器件，具有以下优点：可靠性高、器件少、结构简单、芯片占用面积小，且带隙基准电路启动完成后可自行关断，静态功耗极低。

A Start-up Circuit for Bandgap Reference Circuit

The invention discloses a startup circuit applied to bandgap reference circuit, which comprises a startup circuit module and a bandgap reference circuit module, in which the startup circuit module is composed of a bias current generating circuit and a startup circuit; the startup circuit is used to generate a startup voltage signal so that the bandgap reference circuit works in a stable state; and the bias current generating circuit is used to generate a bias current and will start. Circuit closure. The bias voltage of the bias current generation circuit is provided by the bandgap reference circuit after the start-up. The invention discloses a start-up circuit applied to bandgap reference circuit, which only uses two kinds of devices, MOS tube and capacitor, and has the following advantages: high reliability, fewer devices, simple structure, small chip occupation area, self-switching off after the start-up of bandgap reference circuit, and very low static power consumption.

【技术实现步骤摘要】
一种应用于带隙基准电路的启动电路
本专利技术属于半导体集成电路
，具体涉及一种应用于带隙基准电路的启动电路。
技术介绍
在自偏置的电压源、自偏置的电流源以及带隙基准源等电路中都有一个很重要的问题“简并”偏置点的存在，在这种情况下，所有的晶体管均传输零电流，因为环路支路允许零电流，故电路可以无限期地保持关断。在上述电路中加入启动电路，则可以驱使电路摆脱简并偏置点。在现有的启动电路中，存在电路结构复杂、芯片占用面积大、功耗损耗大等问题，随着芯片的集成面积做得越来越小，对功耗的要求越来越高，因此设计出一种结构简单、功耗低的启动电路变得尤为重要。
技术实现思路
针对现有启动电路结构复杂、芯片占用面积大、功耗损耗大的问题，本专利技术提供了一种结构简单、芯片占用面积小、静态功耗极低的应用于带隙基准电路的启动电路。本专利技术的技术方案如下：一种应用于带隙基准电路的启动电路，包括启动电路模块和带隙基准电路模块，所述启动电路模块外接一个输入使能信号IN，并产生启动电压信号VOUT接入带隙基准电路模块，使所述带隙基准电路启动；所述带隙基准电路模块输出的偏置电压VP1、VP2接入启动电路模块，使启动电路模块产生一路精准的偏置电流，促使启动电路模块关闭；所述启动电路模块包括：由第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2和第三NMOS晶体管N3构成的偏置电流产生电路以及由第一电容C1、第二电容C2、第三PMOS晶体管P3、第四NMOS晶体管N4和第五NMOS晶体管N5构成的启动电路；其中，第一PMOS晶体管P1的源极接电源，栅极接偏置电压VP1，漏极接第二PMOS晶体管P2的源极；第二PMOS晶体管P2栅极接偏置电压VP2，漏极接第一NMOS管N1的漏极；第一NMOS管N1的栅极和漏极连接并接第二NMOS管N2的栅极、第三NMOS管N3的栅极、第四NMOS管N4的栅极以及第一电容C1的一端，源极接第二NMOS管的漏极；第二NMOS管N2的源极接第三NMOS管N3的漏极；第三NMOS管的源极接地；第一电容C1的另一端接地；第三PMOS管P3的源极接电源，栅极接输入信号IN,漏极接第四NMOS管N4的漏极和第五NMOS管N5的栅极；第四NMOS管N4的源极接地；第五NMOS管漏极接电源，源极接第二电容C2的一端并作为电压输出信号端VOUT；第二电容C2的另一端接地。进一步地，所述第三PMOS晶体管P3的宽长比采用倒宽长比的形式为L=20W。本专利技术的一种应用于带隙基准电路的启动电路，仅采用MOS管和电容两类器件，器件少、结构简单、芯片占用面积小、可靠性高，且带隙基准电路启动完成后可自行关断，静态功耗极低。附图说明图1是本专利技术实施方案提供的应用于带隙基准电路的启动电路结构示意图；图2是本专利技术实施方案提供的启动电路模块电路结构示意图。具体实施方式现在结合附图以及具体实施例对本专利技术进一步详细说明。参见图1，为本专利技术的应用于带隙基准电路的启动电路结构示意图，包括启动电路模块I1和带隙基准电路模块I2。参见图2，为本专利技术的启动电路模块电路结构示意图。作为一个优选的实施例，启动电路模块I1外接一个输入使能信号IN，并产生启动电压信号VOUT接入带隙基准电路模块I2，使所述带隙基准电路启动；所述带隙基准电路模块输出的偏置电压VP1、VP2接入启动电路模块，使启动电路模块产生一路精准的偏置电流，促使启动电路模块关闭。启动电路模块I1包括：由第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2和第三NMOS晶体管N3构成的偏置电流产生电路以及由第一电容C1、第二电容C2、第三PMOS晶体管P3、第四NMOS晶体管N4和第五NMOS晶体管N5构成的启动电路；其中，第一PMOS晶体管P1的源极接电源，栅极接偏置电压VP1，漏极接第二PMOS晶体管P2的源极；第二PMOS晶体管P2栅极接偏置电压VP2，漏极接第一NMOS管N1的漏极；第一NMOS管N1的栅极和漏极连接并接第二NMOS管N2的栅极、第三NMOS管N3的栅极、第四NMOS管N4的栅极以及第一电容C1的一端，源极接第二NMOS管的漏极；第二NMOS管N2的源极接第三NMOS管N3的漏极；第三NMOS管的源极接地；第一电容C1的另一端接地；第三PMOS管P3的源极接电源，栅极接输入信号IN,漏极接第四NMOS管N4的漏极和第五NMOS管N5的栅极；第四NMOS管N4的源极接地；第五NMOS管漏极接电源，源极接第二电容C2的一端并作为输出信号端VOUT；第二电容C2的另一端接地。作为优选实施例，晶体管P3的宽长比采用倒宽长比的形式:L=20W,以达到晶体管P3所在电路支路低功耗的性能。本专利技术的启动电路具体工作过程，包括如下步骤：1)晶体管P3的栅极接入低电平使能信号IN，P3导通，产生的电流对晶体管N5的栅极充电，N5导通后对电容C2充电，输出端VOUT电压升高，使带隙基准电路模块I2启动；2)带隙基准电路模块I2启动过程中，带隙基准电路模块I2中的偏置电压VP1、VP2由简并点电平状态变化到低电平状态，使晶体管P1、P2导通，产生的偏置电流对所述电容C1充电，同时使晶体管N1、N2、N3、N4导通，N4的导通使晶体管N5栅极电平拉低，N5关断，停止对所述电容C2充电，启动电路模块I1关闭。需要声明的是，本专利技术及具体实施方式意在证明本专利技术所提供的技术方案的实际应用，不应解释为对本专利技术保护范围的限定。所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本专利技术的精神和范围内，在形式和细节上可以对本专利技术做出各种变化，均为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种应用于带隙基准电路的启动电路，包括启动电路模块（I1）和带隙基准电路模块（I2），其特征在于：所述启动电路模块（I1）外接一个输入使能信号IN，并产生启动电压信号VOUT接入带隙基准电路模块（I2），使所述带隙基准电路启动；所述带隙基准电路模块（I2）输出的偏置电压VP1、VP2接入启动电路模块（I1），使启动电路模块（I1）产生一路精准的偏置电流，促使启动电路模块（I1）关闭；所述启动电路模块（I1）包括：由第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2和第三NMOS晶体管N3构成的偏置电流产生电路以及由第一电容C1、第二电容C2、第三PMOS晶体管P3、第四NMOS晶体管N4和第五NMOS晶体管N5构成的启动电路；其中，第一PMOS晶体管P1的源极接电源，栅极接偏置电压VP1，漏极接第二PMOS晶体管P2的源极；第二PMOS晶体管P2栅极接偏置电压VP2，漏极接第一NMOS管N1的漏极；第一NMOS管N1的栅极和漏极连接并接第二NMOS管N2的栅极、第三NMOS管N3的栅极、第四NMOS管N4的栅极以及第一电容C1的一端，源极接第二NMOS管的漏极；第二NMOS管N2的源极接第三NMOS管N3的漏极；第三NMOS管的源极接地；第一电容C1的另一端接地；第三PMOS管P3的源极接电源，栅极接输入信号IN,漏极接第四NMOS管N4的漏极和第五NMOS管N5的栅极；第四NMOS管N4的源极接地；第五NMOS管漏极接电源，源极接第二电容C2的一端并作为电压输出信号端VOUT；第二电容C2的另一端接地。...

【技术特征摘要】
1.一种应用于带隙基准电路的启动电路，包括启动电路模块（I1）和带隙基准电路模块（I2），其特征在于：所述启动电路模块（I1）外接一个输入使能信号IN，并产生启动电压信号VOUT接入带隙基准电路模块（I2），使所述带隙基准电路启动；所述带隙基准电路模块（I2）输出的偏置电压VP1、VP2接入启动电路模块（I1），使启动电路模块（I1）产生一路精准的偏置电流，促使启动电路模块（I1）关闭；所述启动电路模块（I1）包括：由第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2和第三NMOS晶体管N3构成的偏置电流产生电路以及由第一电容C1、第二电容C2、第三PMOS晶体管P3、第四NMOS晶体管N4和第五NMOS晶体管N5构成的启动电路；其中，第一PMOS晶体管P1的源极接电源，栅极接偏置电压VP1，漏极接第...

【专利技术属性】
技术研发人员：谢亮，王娜，张文杰，金湘亮，
申请(专利权)人：湘潭芯力特电子科技有限公司，
类型：发明
国别省市：湖南,43