减小接触电阻的技术制造技术

本发明专利技术涉及的是一种制造半导体器件的方法，该方法包括：在衬底上方形成第一栅极；在与第一栅极相邻的衬底中形成凹槽；在凹槽中外延生长地形成应变材料堆叠件，应变材料堆叠件至少包括三层，至少三层中的每一层都包括掺杂剂。该方法还包括：利用包括硼、锗、铟、锡或它们的组合的掺杂剂来共注入应变材料堆叠件，从而在应变材料堆叠件上形成金属层；以及对金属层和应变材料堆叠件进行退火，从而形成金属硅化物层。本发明专利技术还提供了一种半导体器件。

Technology for Reducing Contact Resistance

The present invention relates to a method for manufacturing semiconductor devices. The method includes: forming a first gate above the substrate; forming a groove in the substrate adjacent to the first gate; forming a strain material stack in the groove by epitaxy growth. The strain material stack consists of at least three layers, and each layer of at least three layers includes dopants. The method also includes: co-injection of strain material stacks with dopants including boron, germanium, indium, tin or their combination to form metal layers on strain material stacks; annealing of metal layers and strain material stacks to form metal silicide layers. The invention also provides a semiconductor device.

【技术实现步骤摘要】
减小接触电阻的技术
本专利技术总体涉及集成电路领域，更具体地，涉及半导体器件及其制造方法。
技术介绍
半导体集成电路(IC)工业经历了快速发展。在IC演进过程中，随着几何尺寸(即，使用制造工艺可制造的最小组件(或线))减小，功能密度(即，每芯片面积中互连器件的数量)通常都在增加。这种按比例缩小的工艺通常通过增加产率和降低相关成本来提供很多益处。这种按比例缩小还增加了加工和制造IC的复杂程度，并且为了实现这些进步，需要在IC制造中有类似的发展。半导体集成电路微电子产品由半导体衬底形成，在半导体衬底内和上形成半导体器件，并且在半导体衬底上方形成被介电层分离的图案化的导电层。普遍存在于半导体集成电路微电子产品制造中的是，使用场效应晶体管(FET)器件作为逻辑半导体集成电路微电子产品和存储器半导体集成电路微电子产品两者中的开关器件。场效应晶体管(FET)器件普遍存在于半导体集成电路微电子产品领域中，以用作逻辑和存储器半导体集成电路微电子产品中的开关器件。通常，场效应晶体管(FET)器件除了易于制造在半导体集成电路微电子产品中以外，而且还易于在半导体集成电路微电子产品中扩展。因此，尽管场效应晶体管(FET)器件在半导体集成电路微电子产品领域中是明显可取且是必要的，但是在减小尺寸的同时实现制造具有改进性能的场效应晶体管(FET)器件则富有挑战性。在该背景下，出现以下公开内容。
技术实现思路
根据本专利技术的一个方面，提供了一种制造半导体器件的方法，该方法包括：在衬底上方形成第一栅极；在与第一栅极相邻的衬底中形成凹槽；在凹槽中外延形成应变材料堆叠件，应变材料堆叠件至少包括三层，至少三层中的每一层都包括掺杂剂；利用包括硼、锗、铟、锡或它们的组合的掺杂剂来共注入应变材料堆叠件；在应变材料堆叠件上形成金属层；以及对金属层和应变材料堆叠件进行退火，从而形成金属硅化物层。优选地，该方法还包括：在应变材料堆叠件上形成金属层之前，对应变材料堆叠件执行预非晶化注入，预非晶化注入包括将锗掺杂剂注入到应变材料堆叠件中。优选地，在利用掺杂剂来共注入应变材料堆叠件之后，对应变材料堆叠件执行预非晶化注入。优选地，对金属层和应变材料堆叠件进行退火还包括：对金属层和应变材料堆叠件执行多阶段微波退火(MWA)工艺。优选地，多阶段MWA工艺的频率在约5GHz至约10GHz的范围内。优选地，多阶段MWA工艺的第一阶段的衬底温度在大约350℃至大约550℃的范围内。优选地，在凹槽中外延形成应变材料堆叠件还包括：外延形成第一掺杂硼的硅锗(SiGeB)层；在第一SiGeB层上外延形成第二SiGeB层，第二SiGeB层具有比第一SiGeB层更高的锗浓度；在第二SiGeB层上外延形成掺杂锡的锗层(GeSn)；以及在GeSn层上外延形成第三SiGeB层。优选地，该方法还包括：在应变材料堆叠件上形成金属层之前，在应变材料堆叠件和衬底上方形成层间介电(ILD)层；形成穿过ILD层的开口，以暴露出部分应变材料堆叠件，金属层形成在ILD层的开口中；以及在ILD层中形成金属硅化物层的导电接触件，导电接触件物理接触金属硅化物层。优选地，对金属层和应变材料堆叠件进行退火，从而形成金属硅化物层，退火基本上消耗了金属硅化物层中的全部第三SiGeB层。优选地，衬底包括从衬底延伸的半导体鳍部，栅极位于半导体鳍部的顶面和侧壁上。根据本专利技术的另一方面，提供了一种形成Fin场效应晶体管(FinFET)的方法，该方法包括：形成从衬底延伸的多个鳍部；在多个鳍部上方形成伪栅极；在与伪栅极相邻的多个鳍部中形成凹槽；在多个鳍部的凹槽中外延形成多个应变材料堆叠件，应变材料堆叠件中的每一个都包括锗锡(GeSn)层和掺杂硼的硅锗(SiGeB)层；利用B、铟(In)、Sn或它们的组合来注入应变材料堆叠件；在应变材料堆叠件上形成金属层；对金属层和应变材料堆叠件执行微波退火(MWA)工艺，以在应变材料堆叠件上形成金属硅化物层；以及形成应变材料堆叠件的金属接触件，金属接触件与金属硅化物层接触。优选地，在MWA工艺期间，衬底的温度大约不超过600℃。优选地，MWA工艺是多阶段MWA工艺。优选地，GeSn层的厚度在从约2纳米(nm)至大约10nm的范围内。优选地，金属层包括镍(Ni)、钛(Ti)、钴(Co)或它们的组合，并且金属接触件包括钨(W)。优选地，SiGeB层位于GeSn层上，并且SiGeB层的Ge浓度在大约50％至大约95％的范围内。根据本专利技术的又一方面，提供了一种半导体器件，包括：鳍部，从衬底延伸；栅极，位于鳍部的顶面和侧壁上；应变材料堆叠件，位于与栅极相邻的鳍部上，应变材料堆叠件包括：第一掺杂硼的硅锗(SiGeB)层；第二SiGeB层，位于第一SiGeB层上，第二SiGeB层具有比第一SiGeB层更高的Ge浓度；以及掺杂B的锗锡(GeSnB)层，位于第二SiGeB层上；金属硅化物层，位于GeSnB层上；以及金属接触件，位于金属硅化物层上。优选地，金属硅化物层包括镍、钛或它们的组合。优选地，栅极是替换栅极结构。优选地，金属硅化物层与p型硅的特定接触电阻率为约1.6x10-9Ohms-cm2。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1至图12是根据一些实施例制造Fin场效应晶体管(FinFET)的中间阶段的截面图和透视图。图13示出了根据一些实施例制造FinFET的方法。具体实施方式以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考符号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…之下”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。总体而言，本专利技术是一种具有减小的接触电阻(Rcsd)的接触结构及其形成方法。具体地，诸如下文所公开的那些实施例减小了FinFET的源极和漏极区域的接触结构的Rcsd。通过降低肖特基势垒高度和增大掺杂密度(参见下文的等式(1))两者来实现Rcsd的这种减小。肖特基势垒高度降低和掺杂密度增大的原因部分在于源极和漏极区域通过掺杂剂隔离设计、能带排列调整和减少界面缺陷的选择性的局部高温加热而具有高应力和高掺杂浓度。图1至图12是根据一些实施例制造Fin场效应晶体管(FinFET)的中间阶段的截面图和透视图，并且图13是图1至图12中所示工艺的工艺流程。图1示出了最本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：在衬底上方形成第一栅极；在与所述第一栅极相邻的衬底中形成凹槽；在所述凹槽中外延形成应变材料堆叠件，所述应变材料堆叠件包括至少顺序和选择性生长的三层，所述至少顺序和选择性生长的三层中的每一层都包括掺杂剂；利用包括硼、锗、铟、锡或它们的组合的掺杂剂来共注入所述应变材料堆叠件；在所述应变材料堆叠件上形成金属层；以及以高于所述衬底和所述第一栅极的温度对所述金属层和所述应变材料堆叠件进行局部退火，从而形成金属硅化物层，其中，在所述凹槽中外延形成所述应变材料堆叠件还包括：外延形成第一掺杂硼的硅锗SiGeB层；在所述第一SiGeB层上外延形成第二SiGeB层，所述第二SiGeB层具有比所述第一SiGeB层更高的锗浓度；在所述第二SiGeB层上外延形成掺杂锡的锗层GeSn；和在所述GeSn层上外延形成第三SiGeB层。

【技术特征摘要】
2014.10.15 US 14/515,3111.一种制造半导体器件的方法，所述方法包括：在衬底上方形成第一栅极；在与所述第一栅极相邻的衬底中形成凹槽；在所述凹槽中外延形成应变材料堆叠件，所述应变材料堆叠件包括至少顺序和选择性生长的三层，所述至少顺序和选择性生长的三层中的每一层都包括掺杂剂；利用包括硼、锗、铟、锡或它们的组合的掺杂剂来共注入所述应变材料堆叠件；在所述应变材料堆叠件上形成金属层；以及以高于所述衬底和所述第一栅极的温度对所述金属层和所述应变材料堆叠件进行局部退火，从而形成金属硅化物层，其中，在所述凹槽中外延形成所述应变材料堆叠件还包括：外延形成第一掺杂硼的硅锗SiGeB层；在所述第一SiGeB层上外延形成第二SiGeB层，所述第二SiGeB层具有比所述第一SiGeB层更高的锗浓度；在所述第二SiGeB层上外延形成掺杂锡的锗层GeSn；和在所述GeSn层上外延形成第三SiGeB层。2.根据权利要求1所述的方法，还包括：在所述应变材料堆叠件上形成所述金属层之前，对所述应变材料堆叠件执行预非晶化注入，所述预非晶化注入包括将锗掺杂剂注入到所述应变材料堆叠件中。3.根据权利要求2所述的方法，其中，在利用掺杂剂来共注入所述应变材料堆叠件之后，对所述应变材料堆叠件执行所述预非晶化注入。4.根据权利要求1所述的方法，其中，对所述金属层和所述应变材料堆叠件进行退火还包括：对所述金属层和所述应变材料堆叠件执行多阶段微波退火MWA工艺。5.根据权利要求4所述的方法，其中，所述多阶段MWA工艺的频率在5GHz至10GHz的范围内。6.根据权利要求4所述的方法，其中，所述多阶段MWA工艺的第一阶段的衬底温度在350℃至550℃的范围内。7.根据权利要求1所述的方法，还包括：在所述应变材料堆叠件上形成所述金属层之前，在所述应变材料堆叠件和所述衬底上方形成层间介电ILD层；形成穿过所述ILD层的开口，以暴露出部分所述应变材料堆叠件，所述金属层形成在所述ILD层的开口中；以及在所述ILD层中形成所述金属硅化物层的导电接触件，所述导电接触件物理接触所述金属硅化物层。8.根据权利要求1所述的方法，其中，对所述金属层和所述应变材料堆叠件进行退火，从而形成所述金属硅化物层，所述退火消耗了所述金...

【专利技术属性】
技术研发人员：蔡俊雄，陈明德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71