半导体结构及其形成方法技术

本公开提供一种半导体结构的形成方法。上述方法包括形成第一导线于基板上、沉积第一介电层于上述第一导线上、沉积第二介电层于上述第一介电层上。上述第二介电层包括不同于上述第一介电层的介电材料。上述方法也包括于第一介电层以及第二介电层中图案化出导孔开口，其中使用第一蚀刻工艺参数图案化第一介电层以及使用上述第一蚀刻工艺参数图案化第二介电层。上述方法也包括于第二介电层中图案化出沟槽开口。上述方法也包括于上述导孔开口的底部上、沿着上述导孔开口的侧壁、于上述沟槽开口的底部上以及沿着上述沟槽开口的侧壁沉积扩散阻挡层以及使用导电材料填充上述导孔开口以及上述沟槽开口。

【技术实现步骤摘要】
半导体结构及其形成方法
本公开涉及一种半导体结构，且具体涉及一种包括导孔的半导体结构及其形成方法。
技术介绍
在目前半导体装置微型化的过程中，希望以低介电常数介电材料作为导电内连线(interconnects)之间的金属间(inter-metal)和/或层间(inter-layer)介电质，以降低信号传递中由电容效应(capacitiveeffects)所引起的电阻电容延迟(resistive-capacitive(RC)delay)。因此，上述介电质的介电层常数越低，则相邻导线之间的寄生电容(parasiticcapacitance)越低且集成电路(IC)的电阻电容延迟也越低。然而，现今被考虑或用来作为低介电常数介电材料的材料并不理想。尤其，在基于其介电常数(dielectricconstant，k-value)而选择一材料时(特别是基于其低介电常数)，其他特性(例如:材料的硬度或其强度)可能不适用于半导体工艺中。因此，亟需改善使用低介电常数介电材料的工艺。
技术实现思路
本公开实施例包括一种半导体结构的形成方法。上述方法包括形成第一导线于基板上、沉积第一介电层于上述第一导线上、沉积第二介电层于上述第一介电层上。上述第二介电层包括不同于上述第一介电层的介电材料。上述方法也包括于上述第一介电层以及上述第二介电层中图案化出导孔开口(viaopening)。使用第一蚀刻工艺参数图案化上述第一介电层且使用上述第一蚀刻工艺参数图案化上述第二介电层。上述方法也包括于上述第二介电层中图案化出沟槽开口、于上述导孔开口的底部上、沿着上述导孔开口的侧壁、于上述沟槽开口的底部上以及沿着上述沟槽开口的侧壁沉积扩散阻挡层以及使用导电材料填充上述导孔开口以及上述沟槽开口。本公开实施例也包括一种半导体结构的形成方法。上述方法包括形成第一导线于基板上、沉积蚀刻停止层于上述第一导线上、形成数个介电层于上述蚀刻停止层上、图案化出导孔开口延伸至此些介电层的每一者的至少一部分中并露出上述蚀刻停止层。使用第一蚀刻工艺参数形成通过此些介电层的每一者的上述导孔开口。上述方法也包括移除部分的蚀刻停止层以露出上述第一导线、于这些介电层上、沿着上述导孔开口的侧壁以及于上述第一导线上沉积扩散阻挡层、形成导电材料于上述扩散阻挡层上以及上述导孔开口中以及平坦化上述导电材料以使得上述导电材料、上述扩散阻挡层以及此些介电层中的最顶介电层的顶表面对齐。本公开实施例也包括一种半导体结构。上述半导体结构包括位于包括主动装置的基板上的第一导线、位于上述第一导线上的蚀刻停止层、位于上述蚀刻停止层上的第一介电层、位于上述第一介电层上的第二介电层、延伸通过上述蚀刻停止层、上述第一介电层以及上述第二介电层的导孔。上述导孔具有侧壁。上述第一介电层中的上述侧壁的部分与平行于上述基板的主要表面的平面形成第一角度，上述第二介电层中的上述侧壁的部分与平行于上述基板的主要表面的平面形成第二角度，且第一角度大于第二角度。上述结构也包括位于上述导孔上第二导线。上述第二导线经由上述导孔以及上述第一导线电性连接至上述基板的主动装置。附图说明以下将配合所附附图详述本公开实施例的各层面。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开实施例的特征。图1、图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13以及图14根据一些实施例示出形成集成电路的互连结构的中间步骤的剖面图。图15、图16、图17、图18、图19、图20、图21、图22、图23、图24、图25、图26以及图27根据一些实施例示出形成集成电路的互连结构的中间步骤的剖面图。附图标记说明：100～晶片102～基板104～层间介电层106～接点插塞108～蚀刻停止层110～金属间介电层112～导线114～扩散阻挡层116～导电材料118～蚀刻停止层120～中间层122～金属间介电层124～缓冲层126～掩模层128～导孔开口130～光致抗蚀剂的底层132～光致抗蚀剂的中间层134～光致抗蚀剂的上层136～沟槽开口140～扩散阻挡层142～导电材料144～导孔146～导线202～沟槽开口204～光致抗蚀剂的底层206～光致抗蚀剂的中间层208～光致抗蚀剂的上层210～导孔开口D1～距离θ1、θ2～角度具体实施方式以下公开许多不同的实施方法或是例子来实行本公开实施例的不同特征。以下描述具体的元件及其排列以阐述本公开实施例。当然这些实施例仅用以例示，且不该以此限定本公开实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，也就是，第一特征与第二特征并非直接接触。此外，本公开实施例可能重复各种示例中的附图标记和/或字母。上述重复是为了达到简明和清楚的目的，而非用来限定所讨论的各种实施例和/或配置之间的关系。此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词是为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。根据一些实施例，一种互连结构(interconnectstructure)及方法被提供。进一步而言，所形成的互连结构具有位于金属间介电层(inter-metaldielectric，IMD)与上述金属间介电层下方的蚀刻停止层之间的中间层(intermediatelayer)。上述中间层具有不同于上述金属间介电层的介电常数，且相应于一相同的蚀刻工艺具有不同于上述金属间介电层的蚀刻速率。由于上述不同的蚀刻速率，所形成的导孔于上述中间层中具有较垂直的侧壁(相较于在上述金属间介电层中)。由于改善了上述导孔的整体垂直轮廓，因此增加了上述导孔与相邻导线之间的距离。通过增加上述导孔与相邻导线之间的距离，可降低互连结构中的漏电流，且可增加互连结构的崩溃电压。图1至图14根据一些实施例示出形成集成电路的互连结构的中间步骤的剖面图。图1至图14可示出使用双镶嵌工艺(dualdamasceneprocess)形成互连结构。图1至图14所示出的实施例的导孔开口形成于沟槽开口之前，其可被称作“导孔先(viafirst)”工艺。虽然图1至图14示出形成单一导孔及导电沟槽，应理解的是，于所示的步骤中可同时形成多个导孔以及导电沟槽。图1示出晶片100，其包括基板102以及形成于基板102上的特征。基板102可为半导体基板(例如:块状半导体(bulksemiconductor))、绝缘层上半导体基板(semiconductor-on-insulator(SOI)substrate)或类似的基板，且其可被掺杂(例如:使用p型或n型的掺质)或未被掺杂。大抵而言，绝缘层上半导体基板包括形成于绝缘层上的半导体材料层。举例而言，上述绝缘层可为埋藏氧化层(buriedoxide(BOX)lay本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，包括:形成一第一导线于一基板上；沉积一第一介电层于该第一导线上；沉积一第二介电层于该第一介电层上，该第二介电层包括一不同于该第一介电层的介电材料；于该第一介电层以及该第二介电层中图案化出一导孔开口，其中使用第一蚀刻工艺参数图案化该第一介电层，以及使用该第一蚀刻工艺参数图案化该第二介电层；于该第二介电层中图案化出一沟槽开口；于该导孔开口的一底部上、沿着该导孔开口的侧壁、于该沟槽开口的一底部上以及沿着该沟槽开口的侧壁沉积一扩散阻挡层；以及使用一导电材料填充该导孔开口以及该沟槽开口。

【技术特征摘要】
2017.07.31 US 15/664,1091.一种半导体结构的形成方法，包括:形成一第一导线于一基板上；沉积一第一介电层于该第一导线上；沉积一第二介电层于该第一介电层上，该第二介电层包括一不同于该第一介电层的介电材料；于该第一介电层以及该第二介电层中图案化出一导孔开口，其中使用第一蚀刻工艺参数图案化该第一介电层，以及使用该第一蚀刻工艺参数图案化该第二介电层；于该第二介电层中图案化出一沟槽开口；于该导孔开口的一底部上、沿着该导孔开口的侧壁、于该沟槽开口的一底部上以及沿着该沟槽开口的侧壁沉积一扩散阻挡层；以及使用一导电材料填充该导孔开口以及该沟槽开口。2.如权利要求1所述的半导体结构的形成方法，其中于该第一介电层以及该第二介电层中图案化出该导孔开口的步骤包括:连续地使用该第一蚀刻工艺参数蚀刻该第一介电层以及该第二介电层。3.如权利要求1所述的半导体结构的形成方法，其中于该第二介电层中形成该沟槽开口的步骤包括：于该第一介电层以及该第二介电层中图案化出该导孔开口之后形成一光致抗蚀剂于该导孔开口之中及之上；以一用于该沟槽开口的图案来图案化该光致抗蚀剂；以及使用该光致抗蚀剂作为一蚀刻掩模以于该第二介电层中蚀刻出该沟槽开口。4.如权利要求1所述的半导体结构的形成方法，其中于该第一介电层以及该第二介电层中图案化出该导孔开口的步骤包括:于该第二介电层中形成该沟槽开口之后形成一光致抗蚀剂于该沟槽开口之中及之上；以一用于该导孔开口的图案来图案化该光致抗蚀剂；以及使用该光致抗蚀剂作为一蚀刻掩模以于该第一介电层以及该第二介电层中蚀刻出该导孔开口。5.如权利要求1所述的半导体结构的形成方法，其中:在该第一介电层中的该导孔开口的侧壁与一平行于该基板的一主要表面的平面形成一第一角度；在该第二介电层中的该导孔开口的侧壁与平行于...

【专利技术属性】
技术研发人员：何俊德，陈建汉，邱建智，梁明中，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71