存储器系统、存储器控制器及其操作方法技术方案

一种存储器系统包括：非易失性存储器；存储器控制器，被配置为控制所述非易失性存储器，所述存储器控制器包括：第一缓冲存储器，用于临时存储要写入所述非易失性存储器的写入数据；和第二缓冲存储器，具有比所述第一缓冲存储器低的操作速度但高的存储容量。所述存储器控制器被配置为将所述写入数据从所述第一缓冲存储器传输到第二缓冲存储器和传输到所述非易失性存储器，并且在将所述写入数据从所述第一缓冲存储器传输到所述第二缓冲存储器和传输到所述非易失性存储器之后释放所述第一缓冲存储器的操作状态。在释放所述第一缓冲存储器的操作状态之前禁止向所述第一缓冲存储器写入额外的写入数据，并且在释放所述第一缓冲存储器的操作状态之后允许向所述第一缓冲存储器写入额外的写入数据。

Memory System, Memory Controller and Its Operating Method

A memory system includes: non-volatile memory; a memory controller configured to control the non-volatile memory, the memory controller includes: a first buffer memory for temporary storage of write data to be written to the non-volatile memory; and a second buffer memory having lower operating speed but higher storage than the first buffer memory. Capacity. The memory controller is configured to transfer the written data from the first buffer memory to the second buffer memory and to the non-volatile memory, and release the operation state of the first buffer memory after transmitting the written data from the first buffer memory to the second buffer memory and to the non-volatile memory. \u3002 Before releasing the operation state of the first buffer memory, it is prohibited to write additional write data to the first buffer memory, and after releasing the operation state of the first buffer memory, it is allowed to write additional write data to the first buffer memory.

【技术实现步骤摘要】
存储器系统、存储器控制器及其操作方法相关申请的交叉引用根据35U.S.C.§119主张于2017年7月3日提交韩国知识产权局的韩国专利申请No.10-2017-0084198的优先权，其全部内容通过引用结合于此。
在此描述的本专利技术构思的实施例涉及半导体存储器，并且更具体地涉及存储器系统、用于存储器系统的存储器控制器、存储器控制器的操作方法以及包括存储器系统的用户设备的操作方法。
技术介绍
半导体存储器被分类为在其中存储的数据在电力中断时消失的易失性存储器设备以及在其中即使在电力中断时也保留存储的数据的非易失性存储器设备。作为一种类型的非易失性存储器设备的快闪存储器设备被广泛用作用户设备的大容量存储介质。随着计算技术的发展，对于基于快闪存储器的大容量存储介质的性能的改进存在持续需求。例如，基于快闪存储器的大容量存储介质使用例如随机存取存储器的高速缓冲存储器来弥补主机和存储介质的输入/输出速度之间的差异。然而，由于例如高速缓冲存储器容量有限或保证要被存储在快闪存储器中的数据的可靠性的能力方面的限制等因素，在性能改进上存在限制。
技术实现思路
本专利技术构思的实施例提供了可以提高存储数据的性能和可靠性的存储器控制器的操作方法和用户设备的操作方法。在一个方面，一种系统包括：非易失性存储器；存储器控制器，被配置为控制所述非易失性存储器，所述存储器控制器包括：第一缓冲存储器，用于临时存储要写入所述非易失性存储器的写入数据；和第二缓冲存储器，具有比所述第一缓冲存储器低的操作速度但高的存储容量，所述存储器控制器被配置为将所述写入数据从所述第一缓冲存储器传输到第二缓冲存储器和传输到所述非易失性存储器，并且在将所述写入数据从所述第一缓冲存储器传输到所述第二缓冲存储器和传输到所述非易失性存储器之后释放所述第一缓冲存储器的操作状态，其中在释放所述第一缓冲存储器的操作状态之前禁止向所述第一缓冲存储器写入额外的写入数据，并且在释放所述第一缓冲存储器的操作状态之后允许向所述第一缓冲存储器写入额外的写入数据。另一方面，一种存储器系统包括：非易失性存储器；存储器控制器，包括用于临时存储要被存储在所述非易失性存储器中的写入数据的写入缓冲器，所述存储器控制器被配置为将所述写入数据从所述写入缓冲器传输到所述非易失性存储器；和随机存取存储器(RAM)，其被布置为备份由所述存储器控制器传输到所述非易失性存储器的所述写入数据，其中所述存储器控制器被配置为当所述写入数据被备份在RAM中时并且在确认被传输到非易失性存储器的写入数据的成功写入之前释放所述写入缓冲器的操作状态，并且其中在释放写入缓冲器的操作状态之前向写入缓冲器写入附加的写入数据被禁止，并且在释放写入缓冲器的操作状态之后向写入缓冲器写入附加的写入数据被允许。另一方面，一种存储器系统包括：非易失性存储器；存储器控制器，包括用于临时存储要被存储在所述非易失性存储器中的写入数据的写入缓冲器，所述存储器控制器被配置为将所述写入数据从所述写入缓冲器传输到所述非易失性存储器；并且所述存储器控制器进一步被配置为在确认被传输到所述非易失性存储器的所述写入数据的成功写入之前释放所述写入缓冲器的操作状态，其中在释放写入缓冲器的操作状态之前向写入缓冲存储器写入附加的写入数据被禁止，并且在释放写入缓冲器的操作状态之后向写入缓冲器写入附加的写入数据被允许。在又一方面，一种系统包括：存储器设备，其包括非易失性存储器和被配置为控制非易失性存储器的存储器控制器，所述存储器控制器包括第一缓冲存储器；以及包括第二缓冲存储器的主机设备，所述主机设备被配置为将写入数据传输到所述存储器设备以存储在所述非易失性存储器中，其中所述存储器控制器被配置为将从所述主机接收的写入数据临时存储在所述第一缓冲存储器中，并且其中在确认写入数据在非易失性存储器中的成功写入之前，将写入数据备份在第二缓冲存储器中，其中在确认写入数据成功写入非易失性存储器之前释放第一缓冲存储器的操作状态，并且其中在释放第一缓冲存储器的操作状态之前禁止将附加的写入数据写入第一缓冲存储器，并且在第一缓冲存储器的操作状态释放之后允许将附加的写入数据写入第一缓冲存储器。在又一方面，一种方法包括：存储器控制器的第一缓冲存储器临时存储要写入的写入数据；所述存储器控制器将所述写入数据从所述第一缓冲存储器传输到非易失性存储器并且传输到具有比所述第一缓冲存储器低的操作速度但高的存储容量的第二缓冲存储器；并且在将写入数据从第一缓冲存储器传输到第二缓冲存储器和非易失性存储器之后，存储器控制器释放第一缓冲存储器的操作状态，其中在释放第一缓冲存储器的操作状态之前禁止向第一缓冲存储器写入附加的写入数据，并且在释放第一缓冲存储器的操作状态之后允许将附加的写入数据写入第一缓冲存储器。附图说明根据参考附图的以下描述，上述和其他目的以及特征将变得明了，其中，除非另有说明，否则相同的附图标记在各个附图中表示相同的部分，并且其中：图1是示出用户系统的实施例的框图。图2是图1的存储器控制器的框图。图3A和图3B是示出图1的存储器控制器的操作方法的实施例的流程图。图4、图5和图6是用于详细描述图1的存储器控制器的操作方法的实施例的视图。图7和图8是示出图1的存储设备的结构和图1的第二缓冲存储器的结构的视图。图9是示出用户系统的实施例的框图。图10、图11和图12是用于描述图9的存储器控制器的操作的视图。图13是示出用户系统的实施例的框图。图14是示出图13的存储器控制器的操作的流程图。图15是用于描述图13的存储器控制器的操作的视图。图16是用于描述如何通过多个通道将写入数据传输到非易失性存储器设备的时序图。图17是用于描述存储器控制器在编程失败情况下恢复写入数据的方法的视图。图18是用于描述数据传送单元的实施例的时序图。图19是示出存储器控制器的实施例的配置的框图。图20是示出包括存储设备的用户系统的实施例的框图。具体实施方式以下，可以以本领域普通技术人员容易实现本专利技术构思的程度来详细且清楚地描述本专利技术构思的实施例。图1是示出用户系统100的实施例的框图。参考图1，用户系统100可以包括主机设备(主机110)和存储设备120。用户系统100可以是计算系统或信息处理系统，例如计算机、笔记本电脑、服务器、工作站、便携式通信终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、智能电话或可穿戴设备。基于指定的接口，主机110可以将数据存储在存储设备120中，或者可以读取存储在存储设备120中的数据。在实施例中，接口可以包括各种通信接口中的至少一中，例如但不限于双数据率(DDR)接口、通用串行总线(USB)接口、多媒体卡(MMC)接口、eMMC(嵌入式MMC)接口、外围部件互连(PCI)接口、PCI-快速(PCI-E)接口、高级技术附件(ATA)接口、串行ATA接口、并行ATA接口、小型计算机小接口(SCSI)、增强型小磁盘接口(ESDI)、集成驱动器电子设备(IDE)接口、火线接口，通用快闪存储(UFS)接口和非易失性存储器快速(NVMe)接口。存储设备120可以包括存储器控制器121、非易失性存储器设备122和第二缓冲存储器123。在实施例中，存储设备120可以是用户系统100的大容量存储介质，例如固态驱本文档来自技高网...

【技术保护点】
1.一种存储器系统，包括：非易失性存储器；存储器控制器，被配置为控制所述非易失性存储器，所述存储器控制器包括：第一缓冲存储器，用于临时存储要写入所述非易失性存储器的写入数据；和第二缓冲存储器，具有比所述第一缓冲存储器低的操作速度但高的存储容量，所述存储器控制器被配置为将所述写入数据从所述第一缓冲存储器传输到第二缓冲存储器和传输到所述非易失性存储器，并且在将所述写入数据从所述第一缓冲存储器传输到所述第二缓冲存储器和传输到所述非易失性存储器之后释放所述第一缓冲存储器的操作状态，其中在释放所述第一缓冲存储器的操作状态之前禁止向所述第一缓冲存储器写入额外的写入数据，并且在释放所述第一缓冲存储器的操作状态之后允许向所述第一缓冲存储器写入所述额外的写入数据。

【技术特征摘要】
2017.07.03 KR 10-2017-0084198;2018.01.15 US 15/8711.一种存储器系统，包括：非易失性存储器；存储器控制器，被配置为控制所述非易失性存储器，所述存储器控制器包括：第一缓冲存储器，用于临时存储要写入所述非易失性存储器的写入数据；和第二缓冲存储器，具有比所述第一缓冲存储器低的操作速度但高的存储容量，所述存储器控制器被配置为将所述写入数据从所述第一缓冲存储器传输到第二缓冲存储器和传输到所述非易失性存储器，并且在将所述写入数据从所述第一缓冲存储器传输到所述第二缓冲存储器和传输到所述非易失性存储器之后释放所述第一缓冲存储器的操作状态，其中在释放所述第一缓冲存储器的操作状态之前禁止向所述第一缓冲存储器写入额外的写入数据，并且在释放所述第一缓冲存储器的操作状态之后允许向所述第一缓冲存储器写入所述额外的写入数据。2.根据权利要求1所述的系统，其中所述存储器控制器被配置为与将所述写入数据传输到所述第二缓冲存储器同时地将所述写入数据传输到所述非易失性存储器。3.根据权利要求1所述的系统，其中响应于所述写入数据被传输到所述第二缓冲存储器和所述非易失性存储器的完成来释放所述第一缓冲存储器的操作状态。4.根据权利要求1所述的系统，其中，所述非易失性存储器被配置为在从所述第一缓冲存储器传输的所述写入数据已经被成功地存储在所述非易失性存储器中时产生写入通过信号，并且在从所述第一缓冲存储器传输的所述写入数据未被成功地存储在所述非易失性存储器中时产生写入失败信号，并且其中在所述非易失性存储器产生所述写入通过信号或所述写入失败信号之前释放所述第一缓冲存储器的操作状态。5.根据权利要求1所述的系统，其中所述非易失性存储器包括多个非易失性存储器设备，并且所述第一缓冲存储器包括分别与所述多个非易失性存储器设备对应的多个存储区域。6.根据权利要求1所述的系统，其中所述存储器控制器包括用于控制主机设备与所述第一缓冲存储器之间的操作的第一直接存储器存取引擎以及用于控制所述第一缓冲存储器与所述第二缓冲存储器之间以及所述第一缓冲存储器和所述非易失性存储器之间的操作的第二直接存储器存取引擎。7.根据权利要求1所述的系统，其中所述存储器控制器包括写入管理器电路和读取管理器电路，并且其中所述第一缓冲存储器在所述写入管理器电路中，并且单独的缓冲存储器在所述读取管理器电路中。8.一种存储器系统，包括：非易失性存储器；存储器控制器，包括用于临时存储要被存储在所述非易失性存储器中的写入数据的写入缓冲器，所述存储器控制器被配置为将所述写入数据从所述写入缓冲器传输到所述非易失性存储器；并且所述存储器控制器进一步被配置为在确认被传输到所述非易失性存储器的所述写入数据的成功写入之前释放所述写入缓冲器的操作状态，其中在释放所述写入缓冲器的操作状态之前禁止向所述写入缓冲存储存储器写入额外的写入数据，并且在释放所述写入缓冲器的操作状态之后允许向所述写入缓冲器写入存储额外的写入数据。9.根据权利要求8所述的存储器系统，其中所述存储器控制器进一步被配置为在确...

【专利技术属性】
技术研发人员：金镇佑，文贵妍，李澈，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR