具有集成二极管的碳化硅MOSFET器件及其制造方法技术

本申请涉及具有集成二极管的碳化硅MOSFET器件及其制造方法。集成MOSFET器件形成在具有第一导电类型且为碳化硅的本体中。该本体容纳：具有第二导电类型的第一本体区域；与所述第一本体区域相邻的JFET区域；具有第一导电类型的第一源极区域，延伸到第一本体区域的内部中；具有第二导电类型的注入结构，延伸到JFET区域的内部中。隔离栅极结构部分地位于第一本体区域、第一源极区域和JFET区域上方。第一金属化层在第一表面上方延伸并且与注入结构和JFET区域直接接触地形成JBS二极管。

Silicon Carbide MOSFET Device with Integrated Diode and Its Manufacturing Method

The present application relates to a silicon carbide MOSFET device with an integrated diode and a manufacturing method thereof. The integrated MOSFET device is formed in a body having the first conductive type and silicon carbide. The body contains: a first body region with a second conductive type; a JFET region adjacent to the first body region; a first source region with a first conductive type extending into the interior of the first body region; and an injection structure with a second conductive type extending into the interior of the JFET region. The isolation gate structure is partially located above the first body region, the first source region and the JFET region. The first metallized layer extends above the first surface and forms a JBS diode in direct contact with the injection structure and the JFET region.

【技术实现步骤摘要】
具有集成二极管的碳化硅MOSFET器件及其制造方法
本公开涉及具有集成二极管的碳化硅MOSFET器件及其制造方法。
技术介绍
众所周知，垂直导电MOSFET(“金属氧化物半导体场效应晶体管”)晶体管通常用作同步整流器，例如在具有桥式配置的应用中，例如DC/DC转换器。特别地，由碳化硅(SiC)制成的MOSFET晶体管由于其降低的功率损耗和更小尺寸的特性而近来已经被提供。在图1和图2中示出了由碳化硅形成的MOSFET晶体管(在下文中，也被定义为器件1)的一个示例。具体而言，器件1包括具有第一导电类型(例如，N型)的具有上表面2A和下表面2B的碳化硅本体2。典型地，本体2由衬底17(形成下表面22B)和外延层16(形成上表面22A)形成。本体2容纳第一本体区域3和第二本体区域5，第一本体区域3和第二本体区域5具有第二类型的导电类型(在本例中被认为是P型)，被布置为彼此间隔一距离并且在平行于参考系XYZ的第一轴Y的方向上延伸；此外，本体区域3、5从上表面2A延伸到本体2的内部(在平行于参考系XYZ的第二轴Z的方向上)。本体区域3、5由此面向上表面2A在本体2中界定中间区域15。本体区域3、5分别容纳从上表面2A延伸到本体区域3、5的内部的N型的第一源极区域4和第二源极区域6。P型并具有高掺杂水平的多个富集区域7A-7D从本体2的第一表面2A延伸到源极区域4、6的内部，与后者相比到达更深的深度，但与本体区域3、5的深度相比更小。具体地，富集区域7A-7D包括第一富集区域7A和7C(图2)，所述第一富集区域7A和7C延伸穿过第一源极区域4并且在平行于参考系XYZ的第三轴X的方向上相互对准。此外，富集区域7A-7D包括第二富集区域7B和7D，所述第二富集区域7B和7D延伸穿过第二源极区域6并且在平行于第三轴X的方向上相互对准(如具体可以在图2中看到的那样)。如图1所示，例如氧化硅(SiO2)的绝缘区域8在上表面2A上方延伸。详细而言，绝缘区域8在中间区域15的顶部延伸，并且部分地在两个本体区域3、5的一端的顶部以及两个源极区域4、6的一端的顶部延伸。多晶硅的导电区域9在绝缘区域8上方延伸。例如氧化硅的电介质层10覆盖导电区域9的顶部和侧面。绝缘区域8、导电区域9和电介质层10形成隔离栅极区域12；导电区域9还电耦合到器件1的栅极端子G。此外，上金属化层13(用虚线示出)在整个上表面2A上方延伸，并且下金属化层11在整个下表面2B上方延伸，从而确保器件1的电连接和操作。特别地，上金属化层13与源极区域4、6接触地形成器件1的源极端子S。下金属化层11与本体2接触地形成器件1的漏极端子D。本体2和下金属化层11之间的接合部在器件1内部形成被称为“本体-漏极二极管”的二极管，其可以在一些应用中根据需要在导通阶段中交替地操作到器件1，例如，当器件1在桥配置中使用时。图1和图2所示的解决方案有一些缺点。事实上，器件1中的本体-漏极二极管具有高开关时间、高压降(大于2V)并且可以发射电磁辐射，从而降低器件1的性能。为了解决所列出的问题并提高器件1的效率，已经提出了各种解决方案。例如，提出的一种解决方案是与MOSFET晶体管并联并且在同一封装体中形成例如肖特基或JBS(结-势垒肖特基)型的二极管；事实上，通过该并联结构，可以在具有桥式配置的应用中改善MOSFET晶体管的性能特性。但是，这样的解决方案体积大且经济成本高，因此不适用于所有应用。美国专利7,071,062A2描述了一种MOSFET器件，其中肖特基二极管与MOS晶体管集成在同一硅本体中。然而，该专利中描述的解决方案，特别是其中呈现的工艺流程不能立即应用于碳化硅器件，因为碳化硅的激活的温度非常高(高于1600℃)并且可能会损坏属于隔离栅极区域12的多晶硅的导电区域。在专利US2013/0313570A1中，提出了一种碳化硅MOSFET器件，其结构与美国专利7,071,062中所述的结构类似；在US2013/0313570A1的情况下，在MOSFET晶体管中，在与第一金属化层接触的本体区域中形成肖特基类型的接触，并且在与第二金属化层接触的源极区域中形成欧姆接触。两个金属化层使用不同的金属形成。然而，该解决方案不允许MOSFET器件的基本单元的尺寸的降低，因为其教导了在这些基本单元内形成肖特基接触。
技术实现思路
根据本公开的至少一个实施例，一种集成MOSFET器件包括：具有第一导电类型的碳化硅的本体，具有第一表面和第二表面；具有第二导电类型的第一本体区域，所述第一本体区域从所述第一表面延伸到所述本体中；结型场效应晶体管(JFET)区域，与所述第一本体区域相邻且面向所述第一表面；具有第一导电类型的第一源极区域，从所述第一表面延伸到所述第一本体区域中；隔离栅极结构，在所述第一表面上方延伸并且部分地位于所述第一本体区域、所述第一源极区域和所述JFET区域上方；具有第二导电类型的注入结构，从所述第一表面延伸到所述JFET区域中；和在所述第一表面上方延伸的第一金属化层，所述第一金属化层与所述注入结构以及所述JFET区域直接接触并形成包括所述注入结构和所述JFET区域的结-势垒肖特基(JBS)二极管。根据本公开的至少一个实施例，制造方法包括：在具有第一导电类型、第一表面和第二表面的碳化硅本体中形成第一本体区域，所述第一本体区域具有第二导电类型并且从所述第一表面延伸到所述本体中，所述第一本体区域界定所述本体的JFET区域，所述JFET区域从所述第一表面延伸；形成具有第一导电类型的第一源极区域，其从所述第一表面延伸到所述第一本体区域中；在所述JFET区域内从所述第一表面开始形成具有所述第二导电类型的注入结构；在所述第一表面上的部分地位于所述第一本体区域、所述第一源极区域和所述JFET区域上方的位置处形成隔离栅极结构；和在所述第一表面上形成与所述注入结构和所述JFET区域直接接触的第一金属化层，所述第一金属化层与所述注入结构和所述JFET区域形成JBS二极管。附图说明为了理解本公开，现在将参考附图纯粹通过非限制性示例来描述其中的一些优选实施例，其中：图1示出了已知器件的横截面透视图；图2示出了从图1中的器件上方观察的视图；图3示出了根据一个实施例的MOSFET器件的横截面透视图；图4示出了从图3中的MOSFET器件上方观察的视图；图5示出了图3和图4中的MOSFET器件的等效电路图；图6示出了图3和图4中的MOSFET器件以及标准MOSFET晶体管的电特性；图7至图11示出了在连续制造步骤中图3和图4中的器件的横截面透视图；图12示出了根据另一实施例的器件的横截面透视图；图13示出了从图12的器件上方观察的视图；图14示出了根据另一实施例的器件的横截面透视图；图15示出了从根据图14的器件上方观察的视图；和图16示出了本器件的一个替代实施例的从上方观察的视图，为清楚起见去除了层。具体实施方式图3至图5示出了包括与MOSFET晶体管54并联的MOSFET晶体管54和JBS(结-势垒肖特基)二极管53的器件20(具体参见图5中的等效电路图)。如在图3和图4中详细示出的那样，器件20在此形成在具有上表面22A和下表面22B的具有第一导电类型(例如，N型)的碳化硅的本体22中。本体22由本文档来自技高网...

【技术保护点】
1.一种集成金属氧化物半导体场效应晶体管(MOSFET)器件，包括：具有第一导电类型的碳化硅的本体，具有第一表面和第二表面；具有第二导电类型的第一本体区域，从所述第一表面延伸到所述本体中；结型场效应晶体管(JFET)区域，与所述第一本体区域相邻且面向所述第一表面；具有所述第一导电类型的第一源极区域，从所述第一表面延伸到所述第一本体区域中；隔离栅极结构，在所述第一表面上方延伸并且部分地位于所述第一本体区域、所述第一源极区域和所述JFET区域上方；具有所述第二导电类型的注入结构，从所述第一表面延伸到所述JFET区域中；和在所述第一表面上方延伸的第一金属化层，所述第一金属化层与所述注入结构以及所述JFET区域直接接触并形成包括所述注入结构和所述JFET区域的结‑势垒肖特基(JBS)二极管。

【技术特征摘要】
2017.07.05 IT 1020170000737671.一种集成金属氧化物半导体场效应晶体管(MOSFET)器件，包括：具有第一导电类型的碳化硅的本体，具有第一表面和第二表面；具有第二导电类型的第一本体区域，从所述第一表面延伸到所述本体中；结型场效应晶体管(JFET)区域，与所述第一本体区域相邻且面向所述第一表面；具有所述第一导电类型的第一源极区域，从所述第一表面延伸到所述第一本体区域中；隔离栅极结构，在所述第一表面上方延伸并且部分地位于所述第一本体区域、所述第一源极区域和所述JFET区域上方；具有所述第二导电类型的注入结构，从所述第一表面延伸到所述JFET区域中；和在所述第一表面上方延伸的第一金属化层，所述第一金属化层与所述注入结构以及所述JFET区域直接接触并形成包括所述注入结构和所述JFET区域的结-势垒肖特基(JBS)二极管。2.根据权利要求1所述的器件，还包括在所述本体的所述第二表面上延伸的第二金属化层。3.根据权利要求1所述的器件，还包括：具有所述第二导电类型的第二本体区域，从所述第一表面延伸到所述本体中，所述JFET区域设置在所述第一本体区域和所述第二本体区域之间；具有所述第一导电类型的第二源极区域，从所述第一表面延伸到所述第二本体区域中；所述隔离栅极结构包括第一隔离栅极区域和第二隔离栅极区域，所述第一隔离栅极区域部分地位于所述第一本体区域、所述第一源极区域和所述JFET区域上方，所述第二隔离栅极区域部分位于所述第二本体区域、所述第二源极区域和所述JFET区域上方，所述第一隔离栅极区域和所述第二隔离栅极区域通过间隙彼此分离，所述间隙具有在第一方向上的宽度并且位于所述JFET区域的一部分上方，设置在所述间隙下方的所述JFET区域的所述一部分容纳所述注入结构。4.根据权利要求3所述的器件，还包括：具有所述第二导电类型的第一富集区域，从所述第一表面延伸到所述第一源极区域中；具有所述第二导电类型的第二富集区域，从所述第一表面延伸到所述第二源极区域中，所述第一富集区域和所述第二富集区域在与所述第一方向横切的第二方向上相互偏移。5.根据权利要求3所述的器件，其中所述注入结构包括由所述JFET区域的中间部分相互分离的多个注入区域，所述第一金属化层与所述注入区域形成欧姆接触以及与所述中间部分形成肖特基接触。6.根据权利要求5所述的器件，其中，与所述间隙的宽度相比，所述注入区域在所述第一方向上具有更大的延伸，并且所述注入区域被所述第一隔离栅极区域和所述第二隔离栅极区域部分地覆盖。7.根据权利要求5所述的器件，其中，与所述间隙的宽度相比，所述注入区域在所述第一方向上具有较短的延伸，并且所述注入区域界定所述JFET区域的未被所述隔离栅极区域覆盖的横向部分，所述第一金属化层与所述横向部分形成进一步的肖特基接触。8.根据权利要求3所述的器件，其中，所述注入结构包括在与所述第一方向横切的第二方向上纵向延伸的条状区域。9.根据权利要求8所述的器件，其中，与所述间隙的宽度相比，所述条状区域在所述第一方向上具有较短的延伸，并且所述条状区域界定所述JFET区域的未被所述隔离栅极区域覆盖的横向部分，所述第一金属层与所述条状区域形成欧姆接触并与所述横向部分形成肖特基接触。10.根据权利要求3所述的器件，其中，所述第一隔离栅极区域和所述第二隔离栅极区域具有封闭的环形形状，并且包括当从上方观察时分别围绕所述第一本体区域和所述第二本体区域的部分，并且所述注入结构包括第一注入区域，当从上方观察时所述第一注入区域围绕所述第一隔离栅极区域并且界定所述JFET区域的未被所述隔离栅极区域覆盖的横向部分，所述第一金属化层与所述第一注入区域形成欧姆接触并与所述横向部分形成肖特基接触。11.根据权利要求10所述的器件，其中所述隔离栅极结构包括在与所述第一方向横切的第二方向上与所述第一隔离栅极区域对准的另外的隔离栅极区域，所述另外的隔离栅极区域具有封闭的环形形状并且包括当从上方观察时分别围绕各个另外的本体区域和各个另外的源极区域的部分，并且所述注入结构还包括另外的注入区域，当从上方观察时所述另外的注入区域围绕各个隔离栅极区域并且界定所述JFET区域的未被所述另外的隔离栅极区域覆盖的另外的横向部分，所述第一金属化层与所述另外的注入区域形成欧姆接触并与所述另外的横向部分形成肖特基接触。12.根据权利要...

【专利技术属性】
技术研发人员：M·G·萨吉奥，S·拉斯库纳，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利,IT