可优化阻抗方案的PCB板制造技术

本发明专利技术公开了一种可优化阻抗方案的PCB板，PCB板的微带层、接地层、带状走线层和电源层上均开设有差分过孔对，微带层、接地层、带状走线层和电源层的铜箔上均开设有抑制阻抗突变避让槽，微带层、接地层、带状走线层和电源层的差分过孔对均位于对应的抑制阻抗突变避让槽内，每个抑制阻抗突变避让槽均包括左侧半圆避让区、中部矩形避让区和右侧半圆避让区，左侧半圆避让区的直径边与中部矩形避让区的左侧边长度相等且对齐，右侧半圆避让区的直径边与中部矩形避让区的右侧边长度相等且对齐，左侧半圆避让区与对应的第一差分过孔具有相同的圆心，右侧半圆避让区与对应的第二差分过孔具有相同的圆心。该PCB板能有效抑制阻抗突变的现象。

PCB board with optimized impedance scheme

The invention discloses a PCB board which can optimize impedance scheme. There are differential through-hole pairs on microstrip layer, grounding layer, strip-line layer and power layer of PCB board, and there are anti-impedance catastrophe avoidance grooves on copper foil of microstrip layer, grounding layer, strip-line layer and power layer. The differential through-hole pairs of microstrip layer, grounding layer, strip-line layer and power layer are located in corresponding suppression. In the impedance catastrophe avoidance groove, each restraining impedance catastrophe avoidance groove includes the left half circle avoidance zone, the middle rectangular avoidance zone and the right half circle avoidance zone. The diameter side of the left half circle avoidance zone and the left side length of the middle rectangular avoidance zone are equal and aligned. The diameter side of the right half circle avoidance zone and the right side length of the middle rectangular avoidance zone are equal and aligned, and the left half circle avoidance zone is aligned. The right half circle avoidance zone has the same center as the corresponding second differential hole. The PCB board can effectively suppress the phenomenon of impedance mutation.

【技术实现步骤摘要】
可优化阻抗方案的PCB板
本专利技术涉及PCB(PrintedCircuitBoard，印刷电路板)板
，具体地指一种可优化阻抗方案的PCB板。
技术介绍
现阶段设计的PCB板内部信号的传输速率越来越高，对于信号质量的要求也越来越高，现有能实现高速率传输的PCB板的高速信号走线是从主FPGA或是对外接口座上成对、成组以差分的形式出现的，然后这些差分信号走线接入该PCB板微带层的高速接口，或隔直电容。在实际的PCB研发中，技术人员发现，该PCB板在设计阶段往往没有任何失误，而到产品检测验证时，基于该PCB板设计的设备会偶尔发生信号反射，纹波或屏幕点不亮的现象，为此我们寻找了各种解决方案及途径后发现产品PCB板上的差分走线在计算阻抗时不稳定造成了这一系列现象。针对上述产品PCB板上的差分走线在计算阻抗时不稳定的现象，经过多方验证，技术人员发现是由于PCB板中信号线的阻抗突变而引起的一系列问题，技术人员发现这些差分走线从FPGA(Field－ProgrammableGateArray，即现场可编程门阵列)引出来到差分信号过孔via换层的时会出现阻抗突变的情况，而这些阻抗突变直接影响到信号的传输质量，因为特性阻抗是由线宽、线厚、介质(参考平面)介质常数组成，每一项都是必不可少的，现有设计方案中PCB板每层的铜箔在设计时都会设置一定避让规则，产生对差分信号走线的自动避让，这种避让会让铜箔在差分信号过孔VIA周围形成不规则的形状，那么阻抗就会在不规则的地方突然变小然后又突然变大，这种情况是不可避免的，是不可逆的，严重影响了PCB板阻抗的稳定性。
技术实现思路
本专利技术的目的就是要提供一种可优化阻抗方案的PCB板，该PCB板能有效抑制阻抗突变的现象。本专利技术所设计的一种可优化阻抗方案的PCB板，PCB板的微带层、接地层、带状走线层和电源层上均开设有由第一差分过孔和第二差分过孔组成的差分过孔对，其特征在于：所述微带层、接地层、带状走线层和电源层的铜箔上均开设有抑制阻抗突变避让槽，微带层、接地层、带状走线层和电源层的差分过孔对均位于对应的抑制阻抗突变避让槽内，每个抑制阻抗突变避让槽均包括左侧半圆避让区、中部矩形避让区和右侧半圆避让区，左侧半圆避让区的直径边与中部矩形避让区的左侧边长度相等且对齐，右侧半圆避让区的直径边与中部矩形避让区的右侧边长度相等且对齐，左侧半圆避让区与对应的第一差分过孔具有相同的圆心，右侧半圆避让区与对应的第二差分过孔具有相同的圆心。所述左侧半圆避让区外侧边与第一差分过孔左半圆之间的距离等于右侧半圆避让区外侧边与第二差分过孔右半圆之间的距离。所述中部矩形避让区的长度等于对应的第一差分过孔与第二差分过孔圆心之间的距离。本专利技术中，PCB板的微带层上设有差分信号电阻对，微带层的铜箔上开设有抑制阻抗突变矩形避让槽，所述差分信号电阻对位于抑制阻抗突变矩形避让槽中。本专利技术中，PCB板的微带层上设有双列直插式封装零件对，微带层的铜箔上开设有封装零件避让槽，所述双列直插式封装零件对位于封装零件避让槽内。本专利技术中，PCB板的微带层上设有差分信号贴片接插件零件对，微带层的铜箔上开设有贴片接插件矩形避让槽，所述差分信号贴片接插件零件对位于贴片接插件矩形避让槽内。阻抗控制对于确保信号完整和降低杂波噪声起着决定性的作用，当差分信号方波在传输线以高电平正电压信号向前传输时，则距其最近的参考平面(如接地平面，电源平面)中，理论上必有被电场所感应出来的负压信号伴随而行(等于正压信号返回的回归路径)。阻抗匹配不好会造成噪声增加，由于部分信号能量的反弹、反射，将造成原来良好品质的方波信号，立即出现信号异常变形(很有可能发生上冲，下冲的振铃现象)。此等高频杂波严重时还会引发误动作，而且当逻辑门反应速度愈快时，噪声越多越容易出错。本专利技术设计的上述抑制阻抗突变避让槽、抑制阻抗突变矩形避让槽、封装零件避让槽和贴片接插件矩形避让槽与槽内的器件能很好相适应，形状光滑平整，它作为计算阻抗时的基准参考平面，能使相应的阻抗呈现连续无突变的状态，让阻抗可以更平滑的通过，让整个差分信号可以更加稳定，明显减少了纹波噪声对差分信号的影响，保证了阻抗的连续性，使得差分信号的质量更佳。附图说明图1为本专利技术中各层在差分过孔对区域的爆炸结构示意图；图2为本专利技术中带状走线层的差分过孔对区域的结构示意图；图3为本专利技术中微带层的差分信号电阻对区域的结构示意图；图4为本专利技术中双列直插式封装零件对区域的结构示意图；图5为本专利技术中差分信号贴片接插件零件对区域的结构示意图；图6为
技术介绍
中方案对应的高速信号的信号抖动波形眼图；图7为本专利技术的方案对应的高速信号的信号抖动波形眼图。图7中，VIH表示高电压，VIL表示低电压，T1、T2代表单位时间，Skew是时钟树不平衡引起的到达两个寄存器的延迟差。其中，1—微带层、2—接地层、3—带状走线层、4—电源层、5—差分过孔对、5.1—第一差分过孔、5.2—第二差分过孔、6—铜箔、7—抑制阻抗突变避让槽、7.1—左侧半圆避让区、7.2—中部矩形避让区、7.3—右侧半圆避让区、8—接地过孔、9—防短路避让槽、10—差分信号电阻对、11—抑制阻抗突变矩形避让槽、12—双列直插式封装零件对、13—封装零件避让槽、14—差分信号贴片接插件零件对、15—贴片接插件矩形避让槽。具体实施方式以下结合附图和具体实施例对本专利技术作进一步的详细说明：本专利技术所设计的一种可优化阻抗方案的PCB板，如图1和图2所示，PCB板的微带层1、接地层2、带状走线层3和电源层4上均开设有由第一差分过孔5.1和第二差分过孔5.2组成的差分过孔对5，所述微带层1、接地层2、带状走线层3和电源层4的铜箔6上均开设有抑制阻抗突变避让槽7(使用铜箔裁剪工具，ShapeVoidRectangle，裁剪铜箔)，微带层1、接地层2、带状走线层3和电源层4的差分过孔对5均位于对应的抑制阻抗突变避让槽7内，每个抑制阻抗突变避让槽7均包括左侧半圆避让区7.1、中部矩形避让区7.2和右侧半圆避让区7.3，左侧半圆避让区7.1的直径边与中部矩形避让区7.2的左侧边长度相等且对齐，右侧半圆避让区7.3的直径边与中部矩形避让区7.2的右侧边长度相等且对齐，左侧半圆避让区7.1与对应的第一差分过孔5.1具有相同的圆心，右侧半圆避让区7.3与对应的第二差分过孔5.2具有相同的圆心。上述技术方案中，第一差分过孔5.1与第二差分过孔5.2的大小相等，差分过孔的外径为16密耳(mil)，内径为10密耳，差分过孔的内壁与外壁之间通过焊环连接。高速差分走线的线宽线距应根据实际PCB板上的阻抗要求来设计。上述技术方案中，所述左侧半圆避让区7.1外侧边与第一差分过孔5.1左半圆之间的距离等于右侧半圆避让区7.3外侧边与第二差分过孔5.2右半圆之间的距离。上述技术方案中，所述中部矩形避让区7.2的长度等于对应的第一差分过孔5.1与第二差分过孔5.2圆心之间的距离。上述技术方案中，所述左侧半圆避让区7.1外侧边与第一差分过孔5.1左半圆之间的距离范围为6～8密耳。如果设置在5mil或以下，在洗板的时候会有误差，很有可能造成短路现象，距离超过8后PCB主芯片FPGA封装的零件下面的电源就有可能因为避让过大而无法连通。上述技术本文档来自技高网...

【技术保护点】
1.一种可优化阻抗方案的PCB板，PCB板的微带层(1)、接地层(2)、带状走线层(3)和电源层(4)上均开设有由第一差分过孔(5.1)和第二差分过孔(5.2)组成的差分过孔对(5)，其特征在于：所述微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的铜箔(6)上均开设有抑制阻抗突变避让槽(7)，微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的差分过孔对(5)均位于对应的抑制阻抗突变避让槽(7)内，每个抑制阻抗突变避让槽(7)均包括左侧半圆避让区(7.1)、中部矩形避让区(7.2)和右侧半圆避让区(7.3)，左侧半圆避让区(7.1)的直径边与中部矩形避让区(7.2)的左侧边长度相等且对齐，右侧半圆避让区(7.3)的直径边与中部矩形避让区(7.2)的右侧边长度相等且对齐，左侧半圆避让区(7.1)与对应的第一差分过孔(5.1)具有相同的圆心，右侧半圆避让区(7.3)与对应的第二差分过孔(5.2)具有相同的圆心。

【技术特征摘要】
1.一种可优化阻抗方案的PCB板，PCB板的微带层(1)、接地层(2)、带状走线层(3)和电源层(4)上均开设有由第一差分过孔(5.1)和第二差分过孔(5.2)组成的差分过孔对(5)，其特征在于：所述微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的铜箔(6)上均开设有抑制阻抗突变避让槽(7)，微带层(1)、接地层(2)、带状走线层(3)和电源层(4)的差分过孔对(5)均位于对应的抑制阻抗突变避让槽(7)内，每个抑制阻抗突变避让槽(7)均包括左侧半圆避让区(7.1)、中部矩形避让区(7.2)和右侧半圆避让区(7.3)，左侧半圆避让区(7.1)的直径边与中部矩形避让区(7.2)的左侧边长度相等且对齐，右侧半圆避让区(7.3)的直径边与中部矩形避让区(7.2)的右侧边长度相等且对齐，左侧半圆避让区(7.1)与对应的第一差分过孔(5.1)具有相同的圆心，右侧半圆避让区(7.3)与对应的第二差分过孔(5.2)具有相同的圆心。2.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：所述左侧半圆避让区(7.1)外侧边与第一差分过孔(5.1)左半圆之间的距离等于右侧半圆避让区(7.3)外侧边与第二差分过孔(5.2)右半圆之间的距离。3.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：所述中部矩形避让区(7.2)的长度等于对应的第一差分过孔(5.1)与第二差分过孔(5.2)圆心之间的距离。4.根据权利要求2所述的可优化阻抗方案的PCB板，其特征在于：所述左侧半圆避让区(7.1)外侧边与第一差分过孔(5.1)左半圆之间的距离范围为6～8密耳。5.根据权利要求1所述的可优化阻抗方案的PCB板，其特征在于：PCB板的...

【专利技术属性】
技术研发人员：于静，
申请(专利权)人：武汉精立电子技术有限公司，
类型：发明
国别省市：湖北,42