The invention provides a semiconductor device with an ESD protection circuit capable of suppressing EM generation. The semiconductor device has: a substrate; a first transistor formed on the above-mentioned substrate and has a first conductive impurity region and a second impurity region; a first guard ring formed on the above-mentioned substrate is located in the position surrounding the first transistor when looking down, and has a second conductivity different from the above-mentioned first conductive type. Electrical type; first wiring formed on the first guard ring and electrically connected with the first guard ring above; and grounding wiring formed on the first wiring above and electrically connected with the first wiring above and the second impurity area above. The first transistor has the first distance from the first guard ring above when it is overlooked. The first part, and the second part of the distance between the first retaining ring and the above-mentioned first retaining ring are shorter than the second part of the above-mentioned first distance. The first part is located far from the above-mentioned grounding wiring when looking down, and the second part is located at the overlapping position with the above-mentioned grounding wiring when looking down.
【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置。
技术介绍
已知在半导体装置中,在电源端子(VDD)与接地端子(VSS)之间设置静电放电(ESD;ElectroStaticDischarge)的保护电路。能够例如列举具备被连接有接地布线的护环围起的ESD保护电路的半导体装置(例如参照专利文献1、2)。专利文献1:日本特开2012-43845号公报专利文献2:日本特开2014-154595号公报另外,伴随着近年来的半导体装置的微细化,电迁移(EM:ElectroMigration)所引起的金属布线的可靠性不良成为问题。EM是因在金属布线中流动的电流而产生的现象,所以有可能因在金属布线中流动ESD电流而在金属布线产生EM。然而,未知具备考虑了EM的产生的ESD保护电路的半导体装置。
技术实现思路
本专利技术是鉴于上述的点而完成的,其目的在于提供具备能够抑制EM的产生的ESD保护电路的半导体装置。本半导体装置具备:基板;第一晶体管,形成于上述基板,并具有第一导电型的第一杂质区域以及第二杂质区域;第一护环,形成于上述基板,在俯视时位于包围上述第一晶体管的位置,并具有与上述第一导电型不同的第二导电型;第一布线,形成在上述第一护环上,并与上述第一护环电连接;以及接地布线,形成在上述第一布线上,并与上述第一布线以及上述第二杂质区域电连接,上述第一晶体管具备俯视时与上述第一护环的间隔为第一距离的第一部分、和俯视时与上述第一护环的间隔为比上述第一距离短的第二距离的第二部分,上述第一部分在俯视时位于与上述接地布线分离的位置,上述第二部分在俯视时位于与上述接地布线重叠的位置。根据公开的技术, ...
【技术保护点】
1.一种半导体装置,其特征在于,具备:基板;第一晶体管,形成于上述基板,并具有第一导电型的第一杂质区域以及第二杂质区域;第一护环,形成于上述基板,在俯视时位于包围上述第一晶体管的位置,该第一护环具有与上述第一导电型不同的第二导电型;第一布线,形成在上述第一护环上,并与上述第一护环电连接;以及接地布线,形成在上述第一布线上,并与上述第一布线以及上述第二杂质区域电连接,上述第一晶体管具备俯视时与上述第一护环的间隔为第一距离的第一部分、和俯视时与上述第一护环的间隔为比上述第一距离短的第二距离的第二部分,上述第一部分在俯视时位于与上述接地布线分离的位置,上述第二部分在俯视时位于与上述接地布线重叠的位置。
【技术特征摘要】
2017.05.25 JP 2017-1035661.一种半导体装置,其特征在于,具备:基板;第一晶体管,形成于上述基板,并具有第一导电型的第一杂质区域以及第二杂质区域;第一护环,形成于上述基板,在俯视时位于包围上述第一晶体管的位置,该第一护环具有与上述第一导电型不同的第二导电型;第一布线,形成在上述第一护环上,并与上述第一护环电连接;以及接地布线,形成在上述第一布线上,并与上述第一布线以及上述第二杂质区域电连接,上述第一晶体管具备俯视时与上述第一护环的间隔为第一距离的第一部分、和俯视时与上述第一护环的间隔为比上述第一距离短的第二距离的第二部分,上述第一部分在俯视时位于与上述接地布线分离的位置,上述第二部分在俯视时位于与上述接地布线重叠的位置。2.根据权利要求1所述的半导体装置,其特征在于,上述第一杂质区域与电源布线电连接。3.一种半导体装置,其特征在于,具有:基板;第二晶体管,形成于上述基板,并具有第二导电型的第三杂质区域以及第四杂质区域;第二护环,形成于上述基板,俯视时位于包围上述第二晶体管的位置,该第二护环具有与上述第二导电型不同的第一导电型;第二布线,形成在上述第二护环上,并与上述第二护环电连接;以及电源布线,形成在上述第二布线上,并与上述第二布线以及上述第三杂质区域电连接,上述第二晶体管具备在俯视时与上述第二护环的间隔为第三距离的第三部分、和在俯视时与上述第二护环的间隔为比上述第三距离短的第四距离的第四部分,上述第三部分在俯视时位于与上述电源布线分离的位置,上述第四部分在俯视时位于与上述电源布线重叠的位置。4.一种半导体装置,其特征在于,具有:基板;第一晶体管,形成于上述基板,并具有第一导电型的第一杂质区域以及第二杂质区域;第一护环,形成于上述基板,俯视时位于包围上述第一晶体管的位置,该第一护环具有与上述第一导电型不同的第二导电型;第一布线,形成在上述第一护环上,并与上述第一护环电连接;接地布线,形成在上述第一布线上,并与上述第一布线以及上述第二杂质区域电连接;第二晶体管,形成在上述基板,并具有第二导电型的第三杂质区域以及第四杂质区域;第二护环,形成在上述基板,在俯视时位于包围上述第二晶体管的位置,该第二护环具有与上述第二导电型不同的第一导电型;第二布线,形成在上述第二护环上,并与上述第二护环电连接;以及电源布线,形成在上述第二布线上,并与上述第二布线以及上述第三杂质区域电连接...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。