具有栅极堆叠中的隧道二极管的IIIA族氮化物HEMT制造技术

本申请涉及具有栅极堆叠中的隧道二极管的IIIA族氮化物HEMT。一种增强型高电子迁移率晶体管(HEMT)(150)包括：衬底(102)、衬底上的IIIA族氮化物有源层(104)、有源层上的IIIA族氮化物阻挡层(106)以及至少一个隔离区域(115)，该隔离区域穿过阻挡层以在有源层上提供具有阻挡层的隔离有源区。阻挡层上存在p型GaN层(116)。栅极堆叠中的隧道二极管(110)包括n型GaN层(110b)、InGaN层(110a)和p型GaN层，其中InGaN层在p型GaN层上，n型GaN层在InGaN层上。栅电极(114)在n型GaN层上方。具有漏极触点的漏极(120)位于阻挡层上以提供对有源层的接触，并且具有源极触点的源极(122)位于阻挡层上以提供对有源层的接触。隧道二极管提供栅极触点以消除直接对p型GaN层形成栅极触点的需要。

【技术实现步骤摘要】
具有栅极堆叠中的隧道二极管的IIIA族氮化物HEMT
所公开的实施例涉及IIIA族氮化物(例如，氮化镓)高电子迁移率场效应晶体管(HEMT)。
技术介绍
氮化镓(GaN)是用于电子器件的常用的IIIA族氮化物材料，其中IIIA族元素(诸如Ga(以及硼、铝、铟和铊))有时也被称为13族元素。GaN是二元IIIA/V族直接带隙半导体，其具有纤锌矿晶体结构。室温下相对宽的带隙3.4eV(相比之下，硅在室温下具有1.1eV的带隙)赋予其特殊性能，从而广泛应用于光电子以及高功率和高频率电子器件。已知基于GaN的HEMT的特征在于具有不同带隙的两种材料之间的结以形成异质结(或“异质结构”)。HEMT结构基于非常高的电子迁移率，其被描述为二维电子气(2DEG)，由于压电效应和自然极化效应，该2DEG刚好形成在普通固有有源层(其通常包含GaN)上的阻挡层(其通常包含AlGaN)之间的异质结构界面以下。正如任何功率场效应晶体管(FET)器件那样，存在栅极、源电极和漏电极，其中源电极和漏电极各自包括触点，这些触点通常延伸穿过阻挡层的一部分以形成与有源层的表面中的下方2DEG的低电阻欧姆触点。已知的增强型(E型)IIIA族氮化物HEMT通常利用金属栅极与阻挡层之间的p型GaN来提供增强型操作(阈值电压(VT)>0，因此正常情况下其截止)。镁(Mg)是在IIIA族氮化物材料中使用的用于掺杂该p型GaN层的常用的p型掺杂剂种类。
技术实现思路
提供本
技术实现思路
以便以简化形式介绍所公开的概念的简单的选择，这些概念将在以下具体实施方式包括提供的附图中进一步被描述。本专利技术内容不旨在限制要求保护的主题的范围。所公开的实施例认识到，已知的E型IIIA族氮化物HEMT利用Mg掺杂的GaN层作为金属栅极和阻挡层之间的p型GaN层以提供E型操作，其展现出不良的掺杂效率。该不良的掺杂效率是由于以下原因导致的：由作为掺杂剂的Mg在Ga中的深度性质(对于在Ga晶格格点上的Mg，在室温下通常为0.2eV或更大)导致的低电离百分比，使得高浓度的Mg需要在GaN中产生足够的空穴密度，并且Mg掺杂的GaN层的总导电率通常依然低。结果，为Mg掺杂的GaN层制造统一的低电阻栅极触点是困难的并且通常需要特殊金属栅极材料(诸如，Pd、Ni、Pt和铟锡氧化物(ITO))以稍微降低串联栅极电阻，这些材料通常不能用于基于硅的制造设施中。所公开的E型IIIA族氮化物HEMT在栅极堆叠中增加隧道二极管，消除了直接对Mg掺杂的GaN层或其他p型GaN层形成栅极触点的需要。隧道二极管使得使用E型IIIA族氮化物HEMT的栅极的n型触点来代替p型触点。这提供了能够使用常规栅电极材料(诸如在硅制造中通常可用的Ti或Al)的优点。如本文所用以及本领域所知，对于作为分立器件使用，隧道二极管在其两侧均具有1018cm-3的最小掺杂水平的重掺杂，以提供通常在10nm数量级上的狭窄耗尽层宽度，这在操作中在其操作范围的一部分内提供了独特的负微分电阻。由于IIIA族氮化物半导体的大能量带隙，因此其被认为非常难以或几乎不可能在p型GaN层和n型GaN层之间没有InxGa1-xN层(下文称为InGaN层)的情况下发生隧穿，该InGaN层可以是p型掺杂的、n型掺杂的或随意掺杂的。已知InGaN是具有氮化镓(GaN)和氮化铟(InN)的混合物的半导体材料，并且是三元III族/V族直接带隙半导体，其带隙通过改变InGaN材料中的In的浓度而可调谐。InGaN被认为能够具有与GaN相比更狭窄的带隙，并且更重要的是被认为提供内置极化场以有助于相比传统的基于GaN的半导体二极管在更薄层中产生带偏移。此外，对于所公开的E型IIIA族氮化物HEMT，InGaN层的厚度被认为是新的可用的“解决方式(knob)”，其使得具有独立地增加E型IIIA族氮化物HEMT的VT而不会负面地影响其导通电阻(RON)的新器件设计能力。附图说明现在参考附图，这些附图不必按比例绘制，其中：图1是根据示例实施例的具有栅极堆叠中的隧道二极管的所公开E型IIIA族氮化物HEMT的截面图。图2A和图2B提供了针对没有栅极堆叠中的隧道二极管的E型IIIA族氮化物HEMT与根据示例实施例的具有栅极堆叠中的隧道二极管的所公开E型IIIA族氮化物HEMT的在栅极以下的区域中的能带图比较。图3示出根据示例实施例的所公开E型IIIA族氮化物HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图，其中所提供的插图示出在正向偏置下隧穿所示的InGaN层，其中示出相应的费米能级(Efp和Efn)。图4示出根据示例实施例的在不同InGaN层厚度的情况下所公开E型IIIA族氮化物HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图。图5是根据示例实施例的示例IC的一部分截面图，该IC具有阈值为VT1的E型IIIA族氮化物HEMT功率器件、阈值为VT2的E型低电压(LV)IIIA族氮化物HEMT器件，以及阈值为VT3的D型LVIIIA族氮化物HEMT器件，其中VT1>VT2>VT3。图6A示出针对常规的非缓变隧道二极管异质结的在所公开E型IIIA族氮化物HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图，而图6B示出根据示例实施例的针对缓变隧道二极管结的在所公开E型IIIA族氮化物HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图，其中该缓变隧道二极管结呈现为InGaN层中的In浓度梯度变化以减小阻挡层。图7A-图7E示出对应于用于根据示例实施例形成具有栅极堆叠中的隧道二极管的E型IIIA族氮化物HEMT的示例方法的步骤的连续截面图。具体实施方式参照附图描述示例实施例，其中相似的附图标记用于指定类似或等效元件。动作或事件的所图示说明的顺序不应被理解为限制，因为一些动作或事件可以以不同的顺序发生和/或与其他动作或事件同时发生。此外，一些图示说明的动作或事件并不是实施根据本公开的方法所必需的。而且，在没有进一步限制的情况下，本文所使用的术语“耦合到”或“与…耦合”(或类似术语)旨在描述间接电连接或直接电连接。因此，如果第一器件“耦合”到第二器件，则该连接可以是通过直接电连接(其中路径中仅存在寄生效应)，或者通过经由包括其他器件和连接的中间物件进行的间接电连接。对于间接耦合，中间物件通常不修改信号的信息，但是可能调整其电流电平、电压电平和/或功率电平。如本文所描述的，所公开的E型HEMT包括栅极堆叠中的隧道二极管，并且相比于已知的E型HEMT具有不同的栅极金属化。图1是具有栅极堆叠中的隧道二极管110的所公开的E型IIIA族氮化物HEMT(E型HEMT)150的截面图。所示出的3层堆叠包括n型GaN层110b、InGaN层110a和p型GaN层116，以形成隧道二极管110，其中InGaN层110a在p型GaN层116上，n型GaN层110b在InGaN层110a上。不像已知的E型HEMT那样，E型HEMT150利用n型GaN栅极触点(而不是已知的E型HEMT所需要的p型GaN栅极触点)，该n型GaN栅极触点更易于形成和提供较低的RON，相比于用于E型HEMT的常规p型GaN触点，该RON也更加统一，并且如上述所，本文档来自技高网...

【技术保护点】
1.一种用于在衬底上形成增强型高电子迁移率晶体管即E型HEMT的方法，其包含：在所述衬底上提供有源层，在所述有源层上提供IIIA族氮化物阻挡层，在所述IIIA族氮化物阻挡层上提供p型GaN层，在所述p型GaN层上提供InGaN层，在所述InGaN层上提供n型GaN层；形成至少一个隔离区域，所述至少一个隔离区域穿过所述n型GaN层、所述InGaN层、所述p型GaN层和所述阻挡层以在所述有源层上提供包含所述阻挡层的至少一个隔离有源区；通过对所述InGaN层上的所述n型GaN层图案化以限定隧道二极管；在所述n型GaN层上方形成栅电极；在所述阻挡层上形成具有漏极触点的漏极以提供对所述有源层的接触；以及在所述阻挡层上形成具有源极触点的源极以提供对所述有源层的接触。

【技术特征摘要】
2017.05.04 US 15/587,0211.一种用于在衬底上形成增强型高电子迁移率晶体管即E型HEMT的方法，其包含：在所述衬底上提供有源层，在所述有源层上提供IIIA族氮化物阻挡层，在所述IIIA族氮化物阻挡层上提供p型GaN层，在所述p型GaN层上提供InGaN层，在所述InGaN层上提供n型GaN层；形成至少一个隔离区域，所述至少一个隔离区域穿过所述n型GaN层、所述InGaN层、所述p型GaN层和所述阻挡层以在所述有源层上提供包含所述阻挡层的至少一个隔离有源区；通过对所述InGaN层上的所述n型GaN层图案化以限定隧道二极管；在所述n型GaN层上方形成栅电极；在所述阻挡层上形成具有漏极触点的漏极以提供对所述有源层的接触；以及在所述阻挡层上形成具有源极触点的源极以提供对所述有源层的接触。2.根据权利要求1所述的方法，其中所述InGaN层是n型掺杂的。3.根据权利要求1所述的方法，其中所述InGaN层是p型掺杂的。4.根据权利要求1所述的方法，其中所述InGaN层包括沿厚度方向线性缓变In浓度，以用于降低所述隧道二极管的势垒电压。5.根据权利要求1所述的方法，其中所述InGaN层的厚度从35埃到100埃。6.根据权利要求1所述的方法，其中所述栅电极包含钛或铝。7.根据权利要求1所述的方法，其中所述E型HEMT是形成在所述衬底中或形成在所述衬底上的集成电路即IC的一部分。8.根据权利要求1所述的方法，其中所述E型HEMT是第一E型HEMT，并且进一步包含至少一个第二E型HEMT，所述方法进一步包含以下步骤：为所述第一E型HEMT和所述第二E型HEMT的所述InGaN层提供不同厚度，以便为所述第一E型HEMT提供相比于所述第二E型HEMT不同的阈值电压VT。9.根据权利要求8所述的方法，提供所述不同厚度的所述步骤包含选择性地蚀刻所述n型GaN层和所述InGaN层，使得所述第二E型HEMT没有所述隧道二极管，而所述第一E型HEMT包括...

【专利技术属性】
技术研发人员：C·S·旭，D·S·李，J·约翰，N·特珀尔内尼，S·P·鹏德哈卡，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US