具有引线键合的多管芯堆叠的集成电路封装制造技术

本申请公开了具有引线键合的多管芯堆叠的集成电路封装。本公开的实施例针对集成电路(IC)封装，包括至少部分内嵌于第一包封层中的第一管芯和至少部分内嵌于第二包封层的第二管芯。第一管芯可具有被置于第一包封层的第一侧边的多个第一管芯级互连结构。IC封装还可包括至少部分内嵌于第一包封层中，并被配置以在第一包封层的第一和第二侧边之间路由电气信号的多个电气路由特征。第二侧边可被置于第一侧边的对面。第二管芯可具有可与多个电气路由特征中的至少子集通过键合引线电气耦合的多个第二管芯级互连结构。

【技术实现步骤摘要】
具有引线键合的多管芯堆叠的集成电路封装本专利技术专利申请是国际申请号为PCT/US2014/057781，国际申请日为2014年09月26日，进入中国国家阶段的申请号为201480010681.8，名称为“具有引线键合的多管芯堆叠的集成电路封装”的专利技术专利申请的分案申请。领域本公开的实施例大致涉及集成电路领域，更具体而言，涉及具有引线键合的多管芯堆叠的集成电路封装。背景诸如处理器之类的管芯的输入/输出密度不断增加，而管芯的尺寸不断缩小。在多管芯封装中的管芯之间提供更短的互连距离，并且维持多管芯封装较小的形状因数，可以是可取的，但从技术中的这些进展来看是具有挑战性的。本文给出的背景描述是为了大致展示本公开的情境。除非本文另有说明，在本节中描述的材料对于本申请中的权利要求而言并不是现有技术，且并不由于包含于本节中而被承认为是现有技术。附图说明通过以下结合附图的详细说明将很容易理解实施例。为了方便描述，相同的参考数字表示相同的结构元素。以示例的方式，而不是以受限于附图的图形的方式示出实施例。除非明确说明，否则这些附图并非按比例绘制。图1示意性地示出了根据一些实施例的包括具有引线键合的多管芯堆叠的集成电路封装的示例集成电路(IC)组件的侧面剖视图。图2是根据本公开一些实施例的集成电路封装制造过程示意性的流程图。图3-4是根据本公开的一些实施例描绘了图2中描述的集成电路封装制造过程中具体步骤的指定操作的示意性剖面侧视图。图5示意性地示出了根据本公开不同实施例的具有封装级互连结构的示例集成电路(IC)组件的剖面侧视图。图6示意性地示出了根据本公开不同实施例的具有封装级互连结构和置于重分布层(RDL)上的第三管芯的示例集成电路(IC)组件的剖面侧视图。图7示意性地示出了根据本公开不同实施例的具有额外的堆叠和引线键合的管芯的示例集成电路(IC)组件的剖面侧视图。图8示意性地示出了根据本公开的一些实施例的一种包括集成电路封装的计算设备。详细说明本公开的实施例描述了具有引线键合的多管芯堆叠的集成电路(IC)封装配置。在以下的描述中，示意性实现方式中的各个方面采用本领域技术人员通常使用的术语进行描述，以向其他领域技术人员传达其工作的实质。然而，对于本领域的技术人员而言，本公开的实施例显然可以只用所述的某些方面进行实施。出于解释的目的，为了提供示意性实现方式的透彻理解，给出了具体的数字、材料和配置。然而，对于本领域的技术人员而言，本公开中的实施例显然无需具体细节亦可实施。在其他示例中，为了不模糊示意性实现方式，众所周知的特征被忽略或简化。在以下的详细说明中，对于附图的引用构成详细说明的一部分，其中相同的数字始终表示相同的部分，且其中是以本公开的主题可被实施的示例实施例的方式示出。需要了解的是，在不背离本公开的范围的情况下，可运用其他实施例，且可做出结构性或逻辑性的改变。因此，以下详细说明不应被认为具有限制意义，并且实施例的范围由所附的权利要求及其等效项所界定。对于本公开的目的，短语“A和/或B”是指(A)，(B)，或(A和B)。对于本公开的目的，短语“A，B，和/或C”是指(A)，(B)，(C)，(A和B)，(A和C)，(B和C)，或(A，B和C)。描述可采用基于透视法的描述，如顶/底，内/外，上/下，等等。这些描述仅仅用来方便讨论，并不旨在将本文描述的实施例的应用限制在任何特定的方向。描述可采用短语“在一实施例中，”或“在实施例中，”，其可分别涉及相同或不同的实施例中的一个或多个。此外，关于本公开中的实施例所采用的术语“包括(comprising)”、“包含(including)”、“具有(having)”等都是同义词。术语“与……耦合(coupledwith)，”连同其衍生项可被用于本文。“耦合(coupled)”可有以下的一个或多个含义。“耦合(coupled)”可表示两个或多个元素直接的物理或电气接触。然而，“耦合(coupled)”也可表示两个或多个元素间接地彼此接触，但仍然彼此协作或相互作用，且还可表示一个或多个其他元素被耦合在或连接在被称为彼此耦合的元素之间。术语“直接耦合(directlycoupled)”可表示两个或多个元素直接接触。在各种实施例中，短语“形成，沉积，或以其他方式置于第二特征之上的第一特征，”可表示第一特征形成，沉积，或置于第二特征之上，且第一特征的至少一部分可与第二特征的至少一部分直接接触(例如，直接的物理和/或电气接触)或间接接触(例如，有一个或多个在第一特征和第二特征之间的其他特征)。如本文中所使用，术语“模块”可指以下项，可是以下项的部分，或可包括以下项：专用集成电路(ASIC)、电子电路、片上系统(SoC)、执行一个或多个软件或固件程序的处理器(共享的，专用的，或群组的)和/或存储器(共享的，专用的，或群组的)、组合逻辑电路、和/或其他提供所述功能的适合元件。图1示意性地示出根据本公开的实施例的包括与电路板116电气和物理耦合的IC封装102的集成电路(IC)组件实例的侧面剖视图。在实施例中，IC封装102可包括一个或多个管芯(例如，第一管芯106)。第一管芯106可至少被部分嵌入于第一包封层104中。第一管芯106可包括可被置于第一包封层104的第一侧边的多个管芯级互连结构(例如，管芯级互连结构108)。IC封装102还可包括至少部分被嵌入于第一包封层104中的多个电气路由特征(例如，电气路由特征110)。如可见，多个电气路由特征可被配置以在第一包封层104的第二侧边和被置于第二侧边对面的第一电介质层104的第一侧边之间路由电气信号。在一些实施例中，电气路由特征，如所述，可以是形成于电气绝缘材料(例如，电气绝缘材料118)中的过孔条。该电气绝缘材料可包括硅、陶瓷、聚合物，或其他任何适合的材料并可被填充或不填充(例如，采用二氧化硅填充物，或其他适合的填充物)。IC封装102还可包括被置于第一包封层104的第二侧边上且至少部分被内嵌于第二包封层120中的第二管芯122。第二管芯122还可具有多个第二管芯级互连结构(例如，管芯级互连结构124)。多个第二管芯级互连结构可通过键合引线(例如，键合引线126)的方式与电气路由特征电气地耦合。在一些实施例中，IC封装102可具有重分布层112。重分布层112可被配置以通过电气路由特征的方式将管芯106和管芯122与一个或多个封装级互连结构(例如，焊球114)电气地耦合。封装级互连结构可被配置以将IC封装102与电路板116电气及物理地耦合。IC封装102可根据各种适合的配置，包括弹性体配置或任何其他适合的配置，与电路板116耦合。虽然在此被描述为焊球114，封装级互连结构可包括焊柱，或其他合适的结构替代，或附加于可将IC封装102通过被置于电路板116中的一个或多个焊盘(例如，焊盘128)与电路板116电气耦合的焊球114。IC封装102可代表由半导体材料制成的分立的芯片，且在一些实施例中，其可以是以下项，包括以下项，或是以下项的部分：处理器，存储器，或ASIC。在一些实施例中，IC封装102可以是嵌入式晶片级球栅阵列(eWLB)封装。电路板116可包括被配置以路由去往或来自IC封装102的电气信号的电气路由特征。电气路由特征可包本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：第一管芯，所述第一管芯具有有源侧和与有源侧相反的背侧，有源侧具有在其上的多个管芯级互连；重分布层，所述重分布层具有管芯侧和封装级互连侧，管芯侧电气地耦合至所述第一管芯的有源侧，并且封装级互连侧耦合至多个封装级互连；第一过孔条，所述第一过孔条横向地邻近所述第一管芯的第一边缘并且与其间隔开，所述第一过孔条耦合至所述重分布层；第二过孔条，所述第二过孔条横向地邻近与所述第一管芯的所述第一边缘相反的所述第一管芯的第二边缘并且与其间隔开，所述第二过孔条耦合至所述重分布层；第一包封层，所述第一包封层横向地包围所述第一管芯；在所述第一管芯之上的第二管芯，所述第二管芯具有有源侧和与有源侧相反的背侧，所述第二管芯的有源侧具有在其上的多个管芯级互连，所述第二管芯的背侧面向所述第一管芯的背侧；在所述第二管芯之上的第三管芯，所述第三管芯具有有源侧和与有源侧相反的背侧，所述第三管芯的有源侧具有在其上的多个管芯级互连，所述第三管芯的背侧面向所述第二管芯的有源侧；第一引线键合，所述第一引线键合将所述第二管芯的多个管芯级互连中的一个耦合至所述第一过孔条；第二引线键合，所述第二引线键合将所述第三管芯的多个管芯级互连中的一个耦合至所述第二过孔条；以及第二包封层，所述第二包封层横向地邻近所述第二管芯、所述第三管芯、所述第一引线键合和所述第二引线键合，其中所述第二管芯、所述第三管芯、所述第一引线键合和所述第二引线键合全部内嵌于所述第二包封层中。...

【技术特征摘要】
1.一种半导体封装，包括：第一管芯，所述第一管芯具有有源侧和与有源侧相反的背侧，有源侧具有在其上的多个管芯级互连；重分布层，所述重分布层具有管芯侧和封装级互连侧，管芯侧电气地耦合至所述第一管芯的有源侧，并且封装级互连侧耦合至多个封装级互连；第一过孔条，所述第一过孔条横向地邻近所述第一管芯的第一边缘并且与其间隔开，所述第一过孔条耦合至所述重分布层；第二过孔条，所述第二过孔条横向地邻近与所述第一管芯的所述第一边缘相反的所述第一管芯的第二边缘并且与其间隔开，所述第二过孔条耦合至所述重分布层；第一包封层，所述第一包封层横向地包围所述第一管芯；在所述第一管芯之上的第二管芯，所述第二管芯具有有源侧和与有源侧相反的背侧，所述第二管芯的有源侧具有在其上的多个管芯级互连，所述第二管芯的背侧面向所述第一管芯的背侧；在所述第二管芯之上的第三管芯，所述第三管芯具有有源侧和与有源侧相反的背侧，所述第三管芯的有源侧具有在其上的多个管芯级互连，所述第三管芯的背侧面向所述第二管芯的有源侧；第一引线键合，所述第一引线键合将所述第二管芯的多个管芯级互连中的一个耦合至所述第一过孔条；第二引线键合，所述第二引线键合将所述第三管芯的多个管芯级互连中的一个耦合至所述第二过孔条；以及第二包封层，所述第二包封层横向地邻近所述第二管芯、所述第三管芯、所述第一引线键合和所述第二引线键合，其中所述第二管芯、所述第三管芯、所述第一引线键合和所述第二引线键合全部内嵌于所述第二包封层中。2.如权利要求1所述的半导体封装，其特征在于，还包括：垫片，所述垫片在所述第三管芯的背侧与所述第二管芯的有源侧之间。3.如权利要求2所述的半导体封装，其特征在于，所述第二包封层横向地邻近所述垫片，并且所述垫片还内嵌于所述第二包封层中。4.如权利要求1所述的半导体封装，其特征在于，还包括：第一导电焊盘，所述第一导电焊盘在所述第一引线键合与所述第一过孔条之间；以及第二导电焊盘，所述第二导电焊盘在所述第二引线键合与所述第二过孔条之间。5.如权利要求1所述的半导体封装，其特征在于，所述多个封装级互连包括多个焊球，所述多个焊球在所述第一管芯之下并且在所述第一管芯的外周的外部。6.如权利要求1所述的半导体封装，其特征在于，所述多个封装级互连包括多个焊球，所述多个焊球在所述第一管芯之下并且在所述第一管芯的外周内。7.如权利要求1所述的半导体封装，其特征在于，所述多个封装级互连包括：第一多个焊球和第二多个焊球，所述第一多个焊球在所述第一管芯之下并且在所述第一管芯的外周内，所述第二多个焊球在所述第一管芯之下并且在所述第一管芯的外周的外部。8.如权利要求1所述的半导体封装，其特征在于，还包括：第二重分布层，所述第二重分布层在所述重分布层与所述多个封装级互连之间。9.如权利要求1所述的半导体封装，其特征在于，所述第二管芯和所述第三管芯彼此垂直地对齐。10.如权利要求1所述的半导体封装，其特征在于，所述第一包封层具有在所述第一管芯的背侧之上的最上表面。11.如权利要求1所述的半导体封装，其特征在于，还包括：第四管芯，所述第四管芯具有耦合至所述重分布层的管芯侧的有源侧。12.一种集成电路(IC)组件，包括：半导体...

【专利技术属性】
技术研发人员：T·迈耶，P·耶尔维能，R·帕藤，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US