发光二极管的芯片及其量子阱结构和制造方法技术

本发明专利技术公开了一发光二极管的芯片及其量子阱结构和制造方法，其中所述发光二极管的芯片包括依次层叠的一衬底、一氮化镓缓冲层、一N型氮化镓层、一量子阱结构、一P型电子阻拦层以及一P型氮化镓层，其中所述量子阱结构包括至少两量子阱层，每个所述量子阱层依次层叠地形成于所述N型氮化镓层，其中至少一个所述量子阱层形成复合阱，通过这样的方式，所述量子阱结构在提供更为密集和均匀的发光量子点的同时增加电子空穴波函数的交迭程度，从而提高所述发光二极管的发光效率。

Light emitting diode chip and quantum well structure and manufacturing method thereof

The invention discloses a chip of light-emitting diode and its quantum well structure and manufacturing method. The chip of light-emitting diode includes a successively stacked substrate, a GaN buffer layer, a N-type GaN layer, a quantum well structure, a P-type electronic barrier layer and a P-type GaN layer, and the quantum well structure. The quantum well structure includes at least two quantum well layers, each of which is stacked in turn to form the N-type GaN layer, at least one of which forms a compound well. In this way, the quantum well structure increases the overlapping range of electron hole wave functions while providing more dense and uniform luminescent quantum dots. Therefore, the luminous efficiency of the LED can be improved.

【技术实现步骤摘要】
发光二极管的芯片及其量子阱结构和制造方法
本专利技术涉及一LED芯片，特别涉及一发光二极管的芯片及其量子阱结构和制造方法。
技术介绍
由于发光二极管(Light-EmittingDiode，LED)具有低耗能、小尺寸以及高可靠性等优点，这使得发光二极管在日常照明、车辆照明、指示以及显示等领域都得到了大规模的应用，其中发光二极管的芯片在外接激励下发光，从而使得芯片成为了发光二极管的核心部件，因此，如何制作高质量的芯片以优化发光二极管的整体发光性能对于发光二极管来说是特别重要的。由于III-V族氮化物是直接带隙半导体，具有禁带宽度大、击穿电场高、电子饱和迁移率高等优异的物理特性，近年来，III-V族氮化物的发光二极管在电学、光学等领域都受到了广泛的关注，其中以GaN基为主要材料的蓝光、白光的发光二极管已经实现了超过以往任何常规的光源的发光效率，使得以GaN基为主要材料的蓝光、白光的发光二极管被广泛地应用于各种新兴行业。在发光二极管结构中，主要发光区域集中在量子阱有源区，由于发光二极管需要通过量子阱有源区的区域内的电子和空穴的有效辐射复合而发光，因此，量子阱的形状、组分以及量子阱的生长方法均是影响发光二极管功率的关键因素。图1A至图1D示出了传统的发光二极管的量子阱有源区的量子阱结构，其中图1A示出的传统的发光二极管的量子阱结构方形阱(矩形阱)、图1B示出的传统的发光二极管量子阱结构梯形阱、图1C示出的传统的发光二极管量子阱结构V形阱、图1D示出的传统的发光二极管量子阱结构阶梯阱(台阶阱)，无论是方形阱、梯形阱、V形阱还是阶梯阱，传统的发光二极管的量子阱结构均为单一类型阱，这导致传统的发光二极管的发光效率受到了较大的限制。
技术实现思路
本专利技术的一个目的在于提供一发光二极管的芯片及其量子阱结构和制造方法，使所述发光二极管的发光功率能够被有效地提升。本专利技术的一个目的在于提供一发光二极管的芯片及其量子阱结构和制造方法，使所述发光二极管的发光性能能够被有效地优化。本专利技术的一个目的在于提供一发光二极管的芯片及其量子阱结构和制造方法，其中所述发光二极管提供一量子阱结构，所述量子阱结构为复合阱，以使所述量子阱结构在提供更为密集和均匀的发光量子点的同时增加电子空穴波函数的交迭程度，从而提高所述发光二极管的发光效率。本专利技术的一个目的在于提供一发光二极管的芯片及其量子阱结构和制造方法，其中所述量子阱结构的复合阱为V形阱和阶梯阱的复合，从而使得所述量子阱能够在提供更为密集和均匀的发光量子点的同时增加电子空穴波函数的交迭程度。本专利技术的一个目的在于提供一发光二极管的芯片及其量子阱结构和制造方法，其中所述发光二极管的芯片提供一盖帽层，所述盖帽层层叠于所述量子阱结构，以供维持所述量子阱结构的晶体质量，从而避免在后续的高温生成工艺中对所述量子阱结构的组分和结构的破坏。依本专利技术的一个方面，本专利技术提供一发光二极管的芯片，其包括：一衬底；一缓冲层，其中所述缓冲层层叠于所述衬底；一N型导电层，其中所述N型导电层层叠于所述缓冲层；一有源区，其中所述有源区由循环生长的量子垒层和量子阱结构构成，其中所述量子阱结构包括至少两部分量子阱层，每部分所述量子阱层依次层叠且被设置于所述N型导电层之上，其中至少一个部分所述量子阱层形成复合阱；一P型电子阻拦层，其中所述P型电子阻拦层被设置于所述有源区之上；一P型导电层，其中所述P型导电层被设置于所述P型电子阻拦层之上；一N型电极，其中所述N型电极电连接于所述N型导电层；以及一P型电极，其中所述P型电极电连接于所述P型导电层。根据本专利技术的一个实施例，所述量子阱结构为V形阱和阶梯阱的复合。根据本专利技术的一个实施例，所述量子阱结构中V形阱靠近所述P型导电层，所述量子阱结构中阶梯阱靠近所述N型导电层。根据本专利技术的一个实施例，所述量子阱结构中阶梯阱靠近所述P型导电层，所述量子阱结构中V形阱靠近所述N型导电层。根据本专利技术的一个实施例，所述有源区的所述量子阱结构的对数为1对-30对。根据本专利技术的一个实施例，所述发光二极管的芯片进一步包括一盖帽层，其中所述盖帽层层叠于所述量子阱结构，所述P型电子阻拦层层叠于所述盖帽层之上。根据本专利技术的一个实施例，所述缓冲层为未掺杂缓冲层。根据本专利技术的一个实施例，所述缓冲层的厚度为0nm-50nm。根据本专利技术的一个实施例，所述N型导电层包括硅掺杂的氮化镓材料层。根据本专利技术的一个实施例，所述N型导电层的厚度为0μm-6μm。根据本专利技术的一个实施例，所述N型导电层的掺杂浓度为0.1-10x1018cm-3。根据本专利技术的一个实施例，所述有源区的所述量子垒层的厚度为1nm-25nm。根据本专利技术的一个实施例，所述有源区的所述量子垒层的掺杂浓度为0.1-5x1018cm-3。根据本专利技术的一个实施例，所述有源区的所述量子阱结构的厚度为1nm-10nm。根据本专利技术的一个实施例，所述P型电子阻拦层的厚度尺寸为0.01μm-0.5μm。根据本专利技术的一个实施例，所述P型电子阻拦层的掺杂浓度为0.1-10x1018cm-3。根据本专利技术的一个实施例，所述P型导电层的厚度为10nm-300nm。根据本专利技术的一个实施例，所述P型导电层的掺杂浓度为0.1-10x1018cm-3。根据本专利技术的一个实施例，所述盖帽层的厚度为30nm-100nm。依本专利技术的另一个方面，本专利技术进一步提供一发光二极管的芯片量子阱结构，其包括相互层叠的至少两部分量子阱层，其中至少一个部分所述量子阱层形成复合阱。根据本专利技术的一个实施例，所述量子阱结构为V形阱和阶梯阱的复合。根据本专利技术的一个实施例，所述量子阱结构的对数为1对-30对。根据本专利技术的一个实施例，所述量子阱结构的厚度为1nm-10nm。依本专利技术的另一个方面，本专利技术进一步提供一发光二极管的芯片的制造方法，其中所述制造方法包括如下步骤：(a)生成层叠于一衬底的一缓冲层；(b)生成层叠于所述缓冲层的一N型导电层；(c)生成层叠于所述N型导电层的一有源区，其中所述有源区由循环生长的一量子垒层和一量子阱结构构成，其中所述量子阱结构包括至少两部分量子阱层，每个所述量子阱层依次层叠其被设置于所述N型导电层之上，其中至少一个部分所述量子阱层形成复合阱；(d)设置一P型电子阻拦层于所述有源区之上；(e)设置P型导电层于所述P型电子阻拦层之上；以及(f)电连接一N型电极于所述N型导电层，和电连接一P型电极于所述P型导电层。根据本专利技术的一个实施例，在所述步骤(c)之后和所述步骤(d)之前，所述制造方法进一步包括步骤：设置一盖帽层于所述有源区之上，从而在所述步骤(d)中，在所述盖帽层设置所述P型电子阻拦层。根据本专利技术的一个实施例，所述步骤(a)进一步包括步骤：(a.1)当被保持有所述衬底的一MOCVD设备的反应室的温度处于一第一预设温度时，藉由氢气氢化所述MOCVD设备的反应室；和(a.2)在降低所述MOCVD设备的反应室的温度以使所述MOCVD设备的反应室的温度处于一第二预设温度时，通入Ga源和N源于所述MOCVD设备的反应室，以生成层叠于所述衬底的所述缓冲层。根据本专利技术的一个实施例，所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃。根据本专利技术的一个实施例，在所述步骤(a.1)中，氢气氢化时间为5本文档来自技高网...

【技术保护点】
1.一发光二极管的芯片，其特征在于，包括：一衬底；一缓冲层，其中所述缓冲层层叠于所述衬底；一N型导电层，其中所述N型导电层层叠于所述缓冲层；一有源区，其中所述有源区由循环生长的量子垒层和量子阱结构构成，其中所述量子阱结构包括至少两部分量子阱层，每部分所述量子阱层依次层叠且被设置于所述N型导电层之上，其中至少一个部分所述量子阱层形成复合阱；一P型电子阻拦层，其中所述P型电子阻拦层被设置于所述有源区之上；一P型导电层，其中所述P型导电层被设置于所述P型电子阻拦层之上；一N型电极，其中所述N型电极电连接于所述N型导电层；以及一P型电极，其中所述P型电极电连接于所述P型导电层。

【技术特征摘要】
1.一发光二极管的芯片，其特征在于，包括：一衬底；一缓冲层，其中所述缓冲层层叠于所述衬底；一N型导电层，其中所述N型导电层层叠于所述缓冲层；一有源区，其中所述有源区由循环生长的量子垒层和量子阱结构构成，其中所述量子阱结构包括至少两部分量子阱层，每部分所述量子阱层依次层叠且被设置于所述N型导电层之上，其中至少一个部分所述量子阱层形成复合阱；一P型电子阻拦层，其中所述P型电子阻拦层被设置于所述有源区之上；一P型导电层，其中所述P型导电层被设置于所述P型电子阻拦层之上；一N型电极，其中所述N型电极电连接于所述N型导电层；以及一P型电极，其中所述P型电极电连接于所述P型导电层。2.根据权利要求1所述的发光二极管的芯片，其中所述量子阱结构为V形阱和阶梯阱的复合。3.根据权利要求2所述的发光二极管的芯片，其中所述量子阱结构中V形阱靠近所述P型导电层，所述量子阱结构中阶梯阱靠近所述N型导电层。4.根据权利要求2所述的发光二极管的芯片，其中所述量子阱结构中阶梯阱靠近所述P型导电层，所述量子阱结构中V形阱靠近所述N型导电层。5.根据权利要求1至4中任一所述的发光二极管的芯片，其中所述有源区的所述量子阱结构的对数为1对-30对。6.根据权利要求1至4中任一所述的发光二极管的芯片，进一步包括一盖帽层，其中所述盖帽层层叠于所述量子阱结构，所述P型电子阻拦层层叠于所述盖帽层之上。7.根据权利要求5所述的发光二极管的芯片，进一步包括一盖帽层，其中所述盖帽层层叠于所述量子阱结构，所述P型电子阻拦层层叠于所述盖帽层之上。8.根据权利要求1至7中任一所述的发光二极管的芯片，其中所述缓冲层为未掺杂缓冲层。9.根据权利要求8所述的发光二极管的芯片，其中所述缓冲层的厚度为0nm-50nm。10.根据权利要求1至7中任一所述的发光二极管的芯片，其中所述N型导电层包括硅掺杂的氮化镓材料层。11.根据权利要求10所述的发光二极管的芯片，其中所述N型导电层的厚度为0μm-6μm。12.根据权利要求10所述的发光二极管的芯片，其中所述N型导电层的掺杂浓度为0.1-10x1018cm-3。13.根据权利要求1至12中任一所述的发光二极管，其中所述有源区的所述量子垒层的厚度为1nm-25nm。14.根据权利要求13所述的发光二极管，其中所述有源区的所述量子垒层的掺杂浓度为0.1-5x1018cm-3。15.根据权利要求1至12中任一所述的发光二极管，其中所述有源区的所述量子阱结构的厚度为1nm-10nm。16.根据权利要求13所述的发光二极管，其中所述有源区的所述量子阱结构的厚度为1nm-10nm。17.根据权利要求1至7中任一所述的发光二极管，其中所述P型电子阻拦层的厚度尺寸为0.01μm-0.5μm。18.根据权利要求17所述的发光二极管，其中所述P型电子阻拦层的掺杂浓度为0.1-10x1018cm-3。19.根据权利要求1至7中任一所述的发光二极管，其中所述P型导电层的厚度为10nm-300nm。20.根据权利要求19所述的发光二极管，其中所述P型导电层的掺杂浓度为0.1-10x1018cm-3。21.根据权利要求6所述发光二极管的芯片，其中所述盖帽层的厚度为30nm-100nm。22.一发光二极管的芯片量子阱结构，其特征在于，包括相互层叠的至少两部分量子阱层，其中至少一个部分所述量子阱层形成复合阱。23.根据权利要求22所述的量子阱结构，其中所述量子阱结构为V形阱和阶梯阱的复合。24.根据权利要求22或23所述的量子阱结构，其中所述量子阱结构的对数为1对-30对。25.根据权利要求24所述的量子阱结构，其中所述量子阱结构的厚度为1nm-10nm。26.一发光二极管的芯片的制造方法，其特征在于，所述制造方法包括如下步骤：(a)生成层叠于一衬底的一缓冲层；(b)生成层叠于所述缓冲层的一N型导电层；(c)生成层叠于所述N型导电层的一有源区，其中所述有源区由循环生长的一量子垒层和一量子阱结构构成，其中所述量子阱结构包括至少两部分量子阱层，每个所述量子阱层依次层叠其被设置于所述N型导电层之上，其中至少一个部分所述量子阱层形成复合阱；(d)设置一P型电子阻拦层于所述有源区之上；(e)设置P型导电层于所述P型电子阻拦层之上；以及(f)电连接一N型电极于所述N型导电层，和电连接一P型电极于所述P型导电层。27.根据权利要求26所述的制造方法，其中在所述步骤(c)之后和所述步骤(d)之前，所述制造方法进一步包括步骤：设置一盖帽层于所述有源区之上，从而在所述步骤(d)中，在所述盖帽层设置所述P型电子阻拦层。28.根据权利要求26或27所述的制造方法，其中所述步骤(a)进一步包括步骤：(a.1)当被保持有所述衬底的一MOCVD设备的反应室的温度处于一第一预设温度时，藉由氢气氢化所述MOCVD设备的反应室；和(a.2)在降低所述MOCVD设备的反应室的温度以使所述MOCVD设备的反应室的温度处于一第二预设温度时，通入Ga源和N源于所述MOCVD设备的反应室，以生成层叠于所述衬底的所述缓冲层。29.根据权利要求28所述的制造方法，其中所述第一预设温度为1100℃，所述第二预设温度为900℃-1000℃。30.根据权利要求29所述的制造方法，其中在所述步骤(a.1)中，氢气氢化时间为5min-10min。31.根据权利要求26或27所述的制造方法，其中在所述步骤(b)中，当一MOCVD设备的反应室的温度处于一第三预设温度时，通入Ga...

【专利技术属性】
技术研发人员：万志，卓祥景，崔晓慧，尧刚，林志伟，
申请(专利权)人：厦门乾照光电股份有限公司，
类型：发明
国别省市：福建,35