半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，在金属栅极叠层结构的金属栅电极层侧壁形成气隙，进而降低了金属栅电极和后续形成的源漏区导电结构之间的寄生电容，提高了器件性能。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及集成电路制造
，尤其涉及一种半导体器件及其制造方法。
技术介绍
随着集成电路(integrated-circuit，IC)制造技术的不断发展，金属-氧化物-半导体(Metal-Oxide-Semiconductor，MOS)器件的特征尺寸也越来越小。随着MOS器件的特征尺寸进入到45nm技术节点及以下时，为了大幅度减小栅隧穿电流和栅电阻，消除多晶硅耗尽效应，提高器件可靠性，缓解费米能级钉扎效应，采用高K(介电常数)栅介质层/金属栅电极的栅极叠层结构(high-Kmetalgate，HKMG)代替传统的二氧化硅/多晶硅的栅极堆叠叠层结构已成为业界的共识。然而，目前的高K栅介质层与金属栅电极的栅极叠层结构中，栅极开口的垂直侧壁上同样覆盖有高K栅介质层及功函数层，这导致源漏接触孔与金属栅电极间的寄生电容增加。而这会使器件性能劣化，例如开关速度降低、信号延迟或功耗增加等。另一方面，即便对于性能要求不高的器件，也期望获得低功耗，并因此也希望降低所述寄生电容。
技术实现思路
本专利技术的目的在于一种半导体器件及其制造方法，能够降低金属栅电极和源漏区导电结构之间的寄生电容，提高器件性能。为了实现上述目的，本专利技术提供一种半导体器件的制造方法，包括以下步骤：提供表面上形成有第一层间介质层的半导体衬底，所述第一层间介质中形成有金属栅极叠层结构，所述金属栅极叠层结构包括金属栅电极层以及围绕在所述金属栅电极层侧壁的功函数层，所述金属栅电极层的顶部不高于第一层间介质层的顶部，所述功函数层的顶部低于所述金属栅电极层的顶部；在所述功函数层顶部形成牺牲层，所述牺牲层的顶部不高于所述金属栅电极层的顶部；在所述金属栅电极层和牺牲层的上方形成封盖层；去除所述牺牲层，以在所述封盖层和所述功函数层之间形成气隙。可选的，提供所述半导体衬底的步骤包括：提供表面上形成有第一层间介质层的半导体基底，所述第一层间介质中形成有顶部与所述第一层间介质顶部齐平的金属栅极叠层结构，所述金属栅极叠层结构包括金属栅电极层以及围绕在所述金属栅电极层侧壁的功函数层；回刻蚀所述金属栅电极层和所述功函数层，或者仅回刻蚀所述功函数层，以使所述功函数层的顶部低于所述金属栅电极层的顶部。可选的，回刻蚀所述金属栅电极层和所述功函数层时，所述功函数层的回刻蚀深度是所述金属栅电极层的回刻蚀深度的2倍～6倍。可选的，所述牺牲层为能够热分解的有机聚合物。可选的，所述有机聚合物能在300℃以上温度中热分解。可选的，形成所述牺牲层的步骤包括：在所述第一层间介质层以及所述金属栅极叠层结构的表面上沉积牺牲层；回刻蚀所述牺牲层直至所述牺牲层的顶部不高于所述金属栅电极层。可选的，采用干法刻蚀工艺回刻蚀所述牺牲层。可选的，所述封盖层包括在所述金属栅电极层和牺牲层表面上依次形成的氧化层和氮化层。可选的，所述封盖层的形成过程包括：采用温度低于200℃的工艺，在所述第一层间介质层、所述牺牲层以及所述金属栅极叠层结构的上方形成氧化层；在所述氧化层的表面上沉积氮化层；采用化学机械平坦化工艺去除所述第一层间介质层上方多余的氮化层和氧化层。可选的，通过退火工艺、紫外光照射工艺或者红外光辐射工艺以去除所述牺牲层，来形成所述气隙。可选的，提供表面上形成有第一层间介质层的半导体衬底时，所述功函数层除覆盖所述金属栅电极层的侧壁以外，还部分覆盖或者完全覆盖所述金属栅电极层的底部，且所述功函数层与所述半导体衬底之间还有高K栅介质层。可选的，所述半导体器件为鳍式晶体管。可选的，在形成所述气隙之后，在所述封盖层和第一层间介质层的表面上形成第二层间介质层。可选的，所述第一层间介质层和第二层间介质层的介电常数均低于所述封盖层的介电常数。本专利技术还提供一种半导体器件，包括：半导体衬底；第一层间介质层，位于所述半导体衬底表面上；金属栅极叠层结构，位于于所述第一层间介质层中，所述金属栅极叠层结构包括金属栅电极层以及围绕在所述金属栅电极层侧壁的功函数层，所述金属栅电极层的顶部不高于所述第一层间介质层的顶部，所述功函数层的顶部低于所述金属栅电极层的顶部；封盖层，位于所述金属栅电极层上方，并与所述功函数层之间形成气隙。可选的，所述封盖层包括在所述金属栅电极层表面上依次形成的氧化层和氮化层。可选的，所述功函数层除覆盖所述金属栅电极层的侧壁以外，还部分覆盖或者完全覆盖所述金属栅电极层的底部，且所述功函数层与所述半导体衬底之间还有高K栅介质层。可选的，所述半导体器件还包括覆盖在所述封盖层和所述第一层间介质层表面上的第二层间介质层。可选的，所述第一层间介质层和第二层间介质层的介电常数均低于所述封盖层的介电常数。可选的，所述半导体器件为鳍式晶体管。与现有技术相比，本专利技术的技术方案具有以下技术效果：1、通过在金属栅极叠层结构的功函数层与金属栅电极层的高度差形成的空间中形成气隙，从而在金属栅电极和源漏区的接触孔、金属硅化物或金属互连线等导电结构之间形成气隙，大大降低了源漏接触孔与金属栅电极间的寄生电容，提高了器件性能。2、通过在气隙上方形成的介电常数高于第一层间介质层和第二层间介质层的封盖层，例如低温氧化层和氮化硅层的叠层结构，保证气隙处的机械性能，从而保证器件的电学稳定性和可靠性。附图说明图1是本专利技术具体实施例的半导体器件的制造方法流程图；图2A至2H是本专利技术具体实施例的半导体器件的制造方法中的器件剖面结构示意图。具体实施方式为避免金属栅电极的金属材料对MOS器件其他结构的影响，现有技术中，金属栅电极与高K栅介质层形成的金属栅极叠层结构通常采用栅极替代(replacementgate)工艺制作。在该工艺中，在源漏区形成前，首先在待形成的栅电极位置形成由多晶硅构成的虚拟栅极(dummygate)，所述虚拟栅极用于自对准形成源漏区等工艺处理；在形成源漏区之后，会移除所述虚拟栅极，并在虚拟栅极的位置形成栅极开口；接着，在所述栅极开口中依次填充高K栅介质层、功函数层(用于调节阈值电压)、金属栅电极层，从而金属栅极叠层结构；之后，在金属栅极叠层结构及其两侧的器件表面沉积用于制作源漏区导电结构的层间介质层，并利用层间介质层制作对准源漏区的接触孔、接触插塞或M0层金属互连线等导电结构。由于金属栅电极在源漏区形成后再进行制作，这使得后续工艺的数量得以减少，避免了金属材料不适于进行高温处理的问题。然而，采用上述栅极替代工艺制作MOS器件仍存在着许多问题，随着栅极长度的进一步缩小，这些问题会变得更加严重。例如，在该栅极替代工艺形成的金属栅极叠层结构中，所述栅极开口的垂直侧壁上同样覆盖有高K栅介质层和功函数层，这导致源漏区与金属栅电极间的寄生电容增加。而不必要的寄生电容增加会影响器件性能。本专利技术提供的半导体器件及其制造方法，其核心思想在于，在金属栅极叠层结构形成之后、在用于制作源漏区导电结构的层间介质层形成之前，利用金属栅极叠层结构中金属栅电极层和功函数层之间的高度差形成的空间来制作气隙，从而来降低金属栅电极和源漏区之间的寄生电容，提高器件性能。为使本专利技术的目的、特征更明显易懂，下面结合附图对本专利技术的具体实施方式作进一步的说明，然而，本专利技术可以用不同的形式实现，不应只是局限在所述的实施例。请参考图1，本实施例提供一种半导体器件的制造方法本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：提供表面上形成有第一层间介质层的半导体衬底，所述第一层间介质中形成有金属栅极叠层结构，所述金属栅极叠层结构包括金属栅电极层以及围绕在所述金属栅电极层侧壁的功函数层，所述金属栅电极层的顶部不高于第一层间介质层的顶部，所述功函数层的顶部低于所述金属栅电极层的顶部；在所述功函数层的顶部形成牺牲层，所述牺牲层的顶部不高于所述金属栅电极层的顶部；在所述金属栅电极层和牺牲层的上方形成封盖层；去除所述牺牲层，以在所述封盖层和所述功函数层之间形成气隙。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：提供表面上形成有第一层间介质层的半导体衬底，所述第一层间介质中形成有金属栅极叠层结构，所述金属栅极叠层结构包括金属栅电极层以及围绕在所述金属栅电极层侧壁的功函数层，所述金属栅电极层的顶部不高于第一层间介质层的顶部，所述功函数层的顶部低于所述金属栅电极层的顶部；在所述功函数层的顶部形成牺牲层，所述牺牲层的顶部不高于所述金属栅电极层的顶部；在所述金属栅电极层和牺牲层的上方形成封盖层；去除所述牺牲层，以在所述封盖层和所述功函数层之间形成气隙。2.如权利要求1所述的半导体器件的制造方法，其特征在于，提供所述半导体衬底的步骤包括：提供表面上形成有第一层间介质层的半导体基底，所述第一层间介质中形成有顶部与所述第一层间介质顶部齐平的金属栅极叠层结构，所述金属栅极叠层结构包括金属栅电极层以及围绕在所述金属栅电极层侧壁的功函数层；回刻蚀所述金属栅电极层和所述功函数层，或者仅回刻蚀所述功函数层，以使所述功函数层的顶部低于所述金属栅电极层的顶部。3.如权利要求2所述的半导体器件的制造方法，其特征在于，回刻蚀所述金属栅电极层和所述功函数层时，所述功函数层的回刻蚀深度是所述金属栅电极层的回刻蚀深度的2倍～6倍。4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述牺牲层为能够热分解的有机聚合物。5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述有机聚合物能在300℃以上温度中热分解。6.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述牺牲层的步骤包括：在所述第一层间介质层以及所述金属栅极叠层结构的表面上沉积牺牲层；回刻蚀所述牺牲层直至所述牺牲层的顶部不高于所述金属栅电极层。7.如权利要求6所述的半导体器件的制造方法，其特征在于，采用干法刻蚀工艺回刻蚀所述牺牲层。8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述封盖层包括在所述金属栅电极层和牺牲层的表面上依次形成的氧化层和氮化层。9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述封盖层的形成过程包括：采用温度低于200℃的工艺，在所述第一层间介质层、所述牺牲层以及所述金属栅极叠层结构的上方形成氧化层；在所...

【专利技术属性】
技术研发人员：韩秋华，曾德强，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31