具有可调功函数的场效应晶体管叠层制造技术

一种用于制造半导体器件的栅叠层的方法包括：在器件的沟道区上方形成第一介电层，在第一介电层上形成第一氮化物层，在第一氮化物层上方形成第一栅金属层，在第一栅极金属层上方形成覆盖层，去除覆盖层和第一栅极金属层的部分以暴露栅叠层的p型场效应晶体管(pFET)区中的所述第一氮化物层的一部分，在第一氮化物层和覆盖层上沉积清除层，在清除层上沉积第二氮化物层，以及在第二氮化物层上沉积栅电极材料。

【技术实现步骤摘要】
【国外来华专利技术】具有可调功函数的场效应晶体管叠层
本专利技术总体上涉及半导体器件，并且更具体地涉及金属氧化物半导体场效应晶体管(MOSFET)栅极。
技术介绍
MOSFET是用于放大或切换电子信号的晶体管。MOSFET具有源极、漏极和金属氧化物栅电极。金属栅极通过绝缘材料薄层(例如二氧化硅或玻璃)与主半导体n沟道或p沟道电绝缘，这使得MOSFET的输入电阻相对较高。栅极电压控制从漏极到源极的路径是开路(“关”)还是电阻路径(“开”)。N型场效应晶体管(nFET)和p型场效应晶体管(pFET)是两种类型的互补MOSFET。nFET使用电子作为电流载流子，并使用n掺杂的源极和漏极结。pFET使用空穴作为电流载流子，并使用p掺杂的源极和漏极结。
技术实现思路
根据本专利技术的实施例，用于制造半导体器件的栅叠层的方法包括在器件的沟道区上方形成第一介电层，在第一介电层上形成第一氮化物层，在第一氮化物层之上形成第一栅极金属层，在第一栅极金属层之上形成覆盖层；去除部分覆盖层和第一栅极金属层以在栅叠层的p型场效应晶体管(pFET)区域中暴露第一氮化物层的一部分，在第一氮化物层和覆盖层上沉积清除层，在清除层上沉积第二氮化物层，以及在第二氮化物层上沉积栅电极材料。根据本专利技术的另一个实施例，一种半导体器件包括布置在器件的沟道区上方的栅叠层，包括n型场效应晶体管(nFET)部分的所述栅叠层包含布置在衬底上的介电层，布置在介电层上的第一氮化物层，布置在第一氮化物层上的第一栅极金属层，布置在第一栅极金属层上的覆盖层，布置在覆盖层上的清除层，布置清除层上的第二氮化物层，以及布置在第二氮化物层上的栅电极。根据本专利技术的又一实施例，一种半导体器件包括布置在器件的沟道区上方的栅叠层，所述栅叠层包括n型场效应晶体管(nFET)部分，该nFET部分包括布置在衬底上的介电层，布置在介电层上的第一氮化物层，布置在第一氮化物层上的第一栅极金属层，布置在第一栅极金属层上的覆盖层，布置在覆盖层上的清除层，布置在清除层上的第二氮化物层，以及布置在第二氮化物层上的栅电极，所述栅叠层还包括p型场效应晶体管(pFET)部分，该pFET部分包括布置在所述衬底上的所述电介质层，布置在所述电介质层上的所述第一氮化物层，布置在所述第一氮化物层上的所述清除层，布置在所述清除层上的所述第二氮化物层以及布置在所述第二氮化物层上的所述栅电极。附图说明现在将参照附图，仅通过举例，说明本专利技术的优选实施例。附图中：图1-11示出了用于形成示例性FET器件的栅叠层的方法。图1示出了具有在其上布置的半导体鳍片的衬底的俯视图。图2示出了鳍片和基底的沿图1的线A-A的剖视图。图3示出沿栅叠层的宽度(纵向)的剖视图。图4示出了在氧化物层上沉积势垒层。图5示出了沉积一层nFET栅极金属之后的所得结构。图6示出了在形成可包括例如诸如TiN的氮化物材料的覆盖层之后的所得结构。图7示出了去除势垒层、栅极金属和覆盖层的一部分的图案化和蚀刻工艺之后的所得结构。图8示出了氮化物层的形成。图9示出了清除层的沉积。图10示出了在沉积PWF层之后得到的结构。图11示出了在PWF层的暴露部分上沉积栅电极之后的所得结构。图12-15示出了用于形成替代栅叠层的另一种方法。图12示出了具有nFET部分和pFET部分的形成栅叠层。图13示出了在光刻图案化和蚀刻工艺之后所得到的结构。图14示出了清除层的沉积。图15示出了在沉积PWF层之后得到的结构。图16-20示出了形成另一替代栅叠层的另一种方法。图16示出了具有nFET部分和pFET部分的栅叠层的形成。图17示出了在光刻图案化和蚀刻工艺之后所得到的结构。图18示出了沉积在氧化物层上的势垒层的沉积。图19示出了nFET部分和pFET部分中的势垒层上的栅极金属的沉积。图20示出了在栅极金属层上沉积PWF层之后的所得结构。图21-24示出了另一种形成另一替代栅叠层的方法。图21示出了具有nFET部分和pFET部分的栅叠层的形成。图22示出了去除覆盖层和清除层的暴露部分的光刻图案化和蚀刻工艺之后的所得结构。图23示出了在沉积栅极金属层之后所得到的结构。图24示出了在栅极金属层上方沉积PWF层之后的所得结构。图25示出了finFET器件的俯视图。图26示出了鳍片上的栅叠层的沿图25的线B-B的剖视图。图27示出了鳍片上的栅叠层的沿图25的线C-C的剖视图。图28示出了用于形成以上图1-11所述的半导体器件的方法的框图。具体实施方式本文描述的方法和实施例在MOSFET器件中提供鲁棒的可调nFET栅叠层。在FET器件中，金属氮化物(例如TiN和TaN)在栅叠层中提供良好的功函数材料，以在pFET器件中实现期望的阈值电压(Vt)。随着FET器件的尺寸不断减小，多栅器件(如finFET)被用来实现性能目标。使用原子层沉积(ALD)来沉积功函数金属的均匀层以减小Vt变化并控制FET器件的Vt。使用ALD改变替代金属栅极制造工艺中功函数金属的特性变得更具挑战性。通过实验已经发现，当未处理的TiN或TaN用作pFET器件的功函数金属时，pVt变得不太稳定并且Vt变得难以控制，这是因为相对于替代金属栅极制造工艺中的热预算的高k介电材料中的氧空缺的响应。使用D2或高压退火工艺可以改善nFET器件的性能和可靠性。然而，当pFET包括传统的功函数金属例如TiN时，该工艺可能导致pVt不稳定。本文描述的方法和实施例提供具有相对较弱的氧清除叠层的栅叠层以限定和调整pVt，而不是单个金属氮化物层，例如TiN和TaN。弱氧清除叠层可以通过沉积或整合形成，并且可以包括例如势垒层(例如TiN或TaN)以及强氧清除材料(例如TiAlC、TiAl、Al、Ti、NbAl和TaAlC)。以下定义和缩写将用于解释权利要求书和说明书。如本文所使用的，术语“包括”、“包含”、“含有”、“包括”、“有”、“具有”、“内含”或其任何其他变体意在涵盖非排他性的包含。例如，包含一系列元素的组合物、混合物、工艺、方法、物品或装置不一定仅限于那些元素，而是可以包括未明确列出的或者此类组合物、混合物、工艺、方法、物品或装置所固有的其它元素。如本文所使用的，元件或组件之前的“一”和“一个”就该元件或组件的实例(即发生)的数量而言是非限制性的。因此，“一个”或“一个”应理解为包括一个或至少一个，并且该元素或组件的单个形式也包括复数，除非该数字显然意味着是单个的。如本文所使用的，术语“专利技术”或“本专利技术”是非限制性术语，并且不旨在指代特定专利技术的任何单个方面，而是涵盖说明书和权利要求书中描述的所有可能的方面。如本文所使用的，修饰所采用的本专利技术的成分、组分或反应物的量的术语“约”，是指例如通过为制造浓缩物或溶液的典型测量和液体处理程序可能发生的数值的变化。此外，由于测量程序中的无意错误，为制造组合物或实施该方法所采用的成分的制造、来源或纯度等方面可能出现差异。一方面，术语“约”意味着在报告的数值的10％以内。另一方面，术语“约”是指报告的数值的5％以内。然而，另一方面，术语“约”是指报告数值的10％、9％、8％、7％、6％、5％、4％、3％、2％或1％以内。还将理解的是，当诸如层、区或衬底的元件被称为在另一元件“上”或“上方”时，它可以直接在另一元件上，或者也可能出本文档来自技高网...

【技术保护点】
1.一种用于制造半导体器件的栅叠层的方法，该方法包括：在器件的沟道区上方形成第一介电层；在第一介电层上形成第一氮化物层；在第一氮化物层上形成第一栅极金属层；在第一栅极金属层上形成覆盖层；去除覆盖层和第一栅极金属层的部分以暴露栅叠层的p型场效应晶体管(pFET)区中的第一氮化物层的一部分；在第一氮化物层和覆盖层上沉积清除层；在清除层上沉积第二氮化物层；和在第二氮化物层上沉积栅电极材料。

【技术特征摘要】
【国外来华专利技术】2016.01.15 US 14/996,5721.一种用于制造半导体器件的栅叠层的方法，该方法包括：在器件的沟道区上方形成第一介电层；在第一介电层上形成第一氮化物层；在第一氮化物层上形成第一栅极金属层；在第一栅极金属层上形成覆盖层；去除覆盖层和第一栅极金属层的部分以暴露栅叠层的p型场效应晶体管(pFET)区中的第一氮化物层的一部分；在第一氮化物层和覆盖层上沉积清除层；在清除层上沉积第二氮化物层；和在第二氮化物层上沉积栅电极材料。2.根据权利要求1所述的方法，其中第一电介质层包括氧化物材料。3.根据权利要求1所述的方法，其中第一栅极金属层包括TiAlC。4.根据权利要求1所述的方法，其中第一栅极金属层包括TiAl。5.根据权利要求1所述的方法，其中第一氮化物层包括TiN。6.根据权利要求1所述的方法，其中第一氮化物层包括TaN。7.根据权利要求1所述的方法，其中第二氮化物层包括TiN。8.根据权利要求1所述的方法，其中栅电极材料包括W。9.根据权利要求1所述的方法，还包括在形成栅叠层之前形成与栅叠层相邻的源极/漏极区。10.根据权利要求1所述的方法，还包括在形成栅叠层之前：在器件的沟道区上形成...

【专利技术属性】
技术研发人员：鲍如强，S·克瑞什南，权彦五，V·纳拉亚南，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国,US