具有接触跨接线的集成电路制造技术

公开了一种集成电路。该集成电路包括沿第一方向延伸的第一有源区和第二有源区，沿基本上垂直于第一方向的第二方向延伸并且跨过第一有源区和第二有源区的第一栅极线以及包括在第一有源区上方与第一栅极线交叉的第一导电图案和在第一栅极线上方沿第二方向延伸并连接到第一导电图案的第二导电图案的第一接触跨接线。

Integrated circuits with contact lines

An integrated circuit is disclosed. The integrated circuit comprises a first active region and a second active region extending in a first direction, a first grid line extending along a second direction essentially perpendicular to a first direction and crossing a first active region and a second active region, and a first conductive pattern including a cross with a first grid line above a first active region and a first grid electrode. The first contact spanning wire above the line extends in the second direction and is connected to the second conductive pattern of the first conductive pattern.

【技术实现步骤摘要】
具有接触跨接线的集成电路优先权声明本申请要求于2017年2月8日向韩国知识产权局提交的韩国专利申请号10-2017-0017676以及于2017年6月28日向韩国知识产权局提交的韩国专利申请号10-2017-0081831的优先权，其公开内容通过引用整体并入本文。
本专利技术构思涉及集成电路，尤其涉及标准单元、包括标准单元的标准单元库、集成电路以及用于设计集成电路的计算机实现方法和计算系统。
技术介绍
集成电路可以基于标准单元来设计。具体而言，可以通过布置定义集成电路的标准单元(标准单元“布置”)并布线标准单元来生成集成电路的布局。随着半导体工艺的设计规则变得更小，诸如图案大小之类的布局的方面可能变得更小，从而可以满足设计规则。具体地，在包括诸如finFET之类的鳍的集成电路的示例中，鳍的节距可能不得不减小，这又导致标准单元中的有源区具有更小的占用面积。因此，可以减小标准单元的“高度”(布局中的标准单元的尺寸)。
技术实现思路
根据本专利技术构思的一个方面，提供了一种集成电路，包括：第一有源区和第二有源区，均沿第一方向延伸；第一栅极线，沿与第一方向基本上垂直的第二方向跨过第一有源区和第二有源区纵向延伸；以及第一接触跨接线，包括在所述第一有源区上方跨过所述第一栅极线的第一导电图案和在所述第一栅极线上方沿所述第二方向纵向延伸并与所述第一导电图案连接的第二导电图案。根据本专利技术构思的另一方面，提供了一种集成电路，包括：第一有源区和第二有源区，均沿第一方向延伸；沿第一方向彼此间隔开的第一栅极线和第二栅极线，第一栅极线和第二栅极线中的每一个沿基本上垂直于第一方向的第二方向跨过第一有源区和第二有源区纵向延伸；以及第一接触跨接线，包括在第一有源区上方跨过第一栅极线和第二栅极线的第一导电图案和在集成电路的俯视图中观看时在第一栅极线和第二栅极线之间沿第二方向纵向延伸并连接到第一导电图案的第二导电图案。根据本专利技术构思的另一方面，提供了一种集成电路，包括：第一有源区和第二有源区，沿第一方向延伸并且沿基本上垂直于第一方向的第二方向间隔开，使得沿所述第二方向存在介于所述第一有源区与所述第二有源区之间的中间区，第一栅极线和第二栅极线，沿所述第一方向彼此间隔开，所述第一栅极线和所述第二栅极线中的每一个沿第二方向跨过所述第一有源区和所述第二有源区以及所述中间区纵向延伸，接触跨接线，包括在第一有源区上方跨过第一栅极线的第一导电图案和在第一栅极线上方沿第二方向纵向延伸并连接到第导电图案的第二导电图案，第一通孔和第二通孔，在第一和第二有源区之间的中间区中沿第一方向彼此对准，所述第一通孔设置在所述第二导电图案上，所述第二通孔位于所述第二栅极线上方；以及第一金属层，包括在所述第一有源区上方沿所述第一方向延伸的第一金属图案、在第二有源区上方沿第一方向延伸的第二金属图案以及在中间区中沿第二方向延伸并分别设置在第一通孔和第二通孔上的多个第三金属图案。根据本专利技术构思的另一方面，提供了一种集成电路，包括：衬底，具有第一有源区和第二有源区，均沿第一方向伸长并且沿基本上垂直于第一方向的第二方向间隔开；以及中间区，沿所述第二方向介于第一有源区和第二有源区之间，沿所述第一方向彼此间隔开的栅极线，所述栅极线中的每一个沿第二方向跨过所述第一有源区和第二有源区以及所述中间区纵向延伸；接触层，在所述衬底上并且具有在所述衬底上方的水平面处基本上共面的上表面，所述接触层包括接触跨接线，所述接触跨接线包括沿所述第一方向伸长并在所述衬底的所述第一有源区上方沿所述第一方向跨过所述栅极线中的至少一个的第一导电图案和在所述衬底的所述中间区的至少一部分上方沿所述第二方向从第一导电图案纵向延伸的第二导电图案，在所述接触层上的通孔层，通孔中的每一个在所述接触中的相应一个的上表面上延伸，并且所述通孔层包括设置在衬底的中间区上方并且沿第一方向彼此对准的多个通孔，以及在通孔层上的第一金属化层，并且其中第一金属化层中的仅一个金属迹线在第一有源区上方延伸，第一金属化层中的仅一个金属迹线在第二有源区上方延伸，并且每个金属迹线沿第一方向跨过栅极线延伸。附图说明根据以下结合附图进行的本专利技术构思的示例的详细描述，将更清楚地理解本专利技术构思，在附图中：图1示出具有不同高度的第一标准单元和第二标准单元；图2A是根据本专利技术构思的集成电路的示例的平面图；图2B是根据本专利技术构思的集成电路的另一个示例的平面图；图3是沿图2A中的线X1a-X1a′和X1b-X1b′截取的图2A的集成电路的各个部分的截面图；图4是根据本专利技术构思的集成电路的示例的平面图；图5是沿图4中的线X2a-X2a′和X2b-X2b′截取的截面图；图6是根据本专利技术构思的集成电路的示例的平面图；图7是沿图6中的线X3a-X3a′和X3b-X3b′截取的截面图；图8是根据本专利技术构思的集成电路的示例的平面图；图9是沿图8中的线X4a-X4a′和X4b-X4b′截取的截面图；图10是图8的集成电路的透视图；图11是根据本专利技术构思的集成电路的示例的平面图；图12是沿图11中的线X5a-X5a′和X5b-X5b′截取的截面图。图13、14、15、16、17、18和19是根据本专利技术构思的集成电路的示例的平面图；图20A示出了标准单元的示例的符号；图20B是图20A的标准单元的电路图；图21A是根据本专利技术构思的集成电路的示例的平面图；图21B是与图21A的示例相比还包括第一金属层的集成电路的示例的平面图；图21C是与图21B的示例相比还包括第二金属层的集成电路的示例的平面图；图22是沿图21C中的线X6a-X6a′和X6b-X6b′截取的截面图；图23A是根据本专利技术构思的集成电路的示例的平面图；图23B是根据本专利技术构思的集成电路的示例的平面图。图24A是根据本专利技术构思的集成电路的示例的平面图；图24B是根据本专利技术构思并与图24A的示例相比包括第一金属层的集成电路的示例的平面图。图24C是根据本专利技术构思并与图24B的示例相比还包括第二金属层的集成电路的示例的平面图；图25是沿图24C中的线X7a-X7a′和X7b-X7b′截取的截面图；图26A是根据本专利技术构思的集成电路的示例的平面图；图26B是根据本专利技术构思并与图26A的示例相比还包括第一金属层的集成电路的示例的平面图；图26C是根据本专利技术构思并与图26B的示例相比还包括第二金属层的集成电路的示例的平面图；图27是沿图26C中的线X8a-X8a′和X8b-X8b′截取的截面图；图28A示出了加法器的符号；图28B是包括标准单元的加法器的逻辑电路图；图29A是根据本专利技术构思的集成电路的示例的平面图；图29B是根据本专利技术构思并与图29A的示例相比还包括第一金属层的集成电路的示例的平面图；图29C是根据本专利技术构思并与图29B的示例相比还包括第二金属层的集成电路的示例的平面图，；图30是根据本专利技术构思的集成电路的示例的平面图；图31是根据本专利技术构思的可以包括集成电路的存储介质的框图；图32是示出根据本专利技术构思的制造半导体器件的方法的示例的流程图；以及图33是根据本专利技术构思的被配置为设计集成电路的集成电路设计系统的框图。具体实施方式图1示出了具有不同高度的第一标准单元和第二标准单元SC1和SC2。参考图1，第一标准单元SC1具有本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：第一有源区和第二有源区，均沿第一方向延伸；第一栅极线，沿基本上垂直于所述第一方向的第二方向跨过所述第一有源区和第二有源区纵向延伸；以及第一接触跨接线，包括在第一有源区上方跨过第一栅极线的第一导电图案以及在第一栅极线上方沿第二方向纵向延伸并连接到第一导电图案的第二导电图案。

【技术特征摘要】
2017.02.08 KR 10-2017-0017676;2017.06.28 KR 10-2011.一种集成电路，包括：第一有源区和第二有源区，均沿第一方向延伸；第一栅极线，沿基本上垂直于所述第一方向的第二方向跨过所述第一有源区和第二有源区纵向延伸；以及第一接触跨接线，包括在第一有源区上方跨过第一栅极线的第一导电图案以及在第一栅极线上方沿第二方向纵向延伸并连接到第一导电图案的第二导电图案。2.根据权利要求1所述的集成电路，其中所述第一有源区和所述第二有源区沿所述第二方向间隔开，使得在所述第二方向上存在介于所述第一有源区与所述第二有源区之间的中间区，并且所述第二导电图案在所述第一有源区和所述第二有源区之间的中间区上方延伸，所述集成电路还包括在所述中间区上方的位置处设置在所述第二导电图案上的通孔。3.根据权利要求1所述的集成电路，其中所述第一接触跨接线还包括第三导电图案，所述第三导电图案在所述第二有源区上方跨过所述第一栅极线并连接至所述第二导电图案。4.根据权利要求3所述的集成电路，还包括：平行于所述第一栅极线的至少一个第二栅极线，其中所述第三导电图案跨过所述第一栅极线和所述至少一个第二栅极线。5.根据权利要求1所述的集成电路，还包括：第二接触跨接线，在所述第二有源区上方跨过所述第一栅极线并与所述第一接触跨接线间隔开。6.根据权利要求1所述的集成电路，还包括：平行于所述第一栅极线的至少一个第二栅极线；以及第二接触跨接线，在所述第二有源区上方跨过第一栅极线和至少一个第二栅极线，并与所述第一接触跨接线间隔开。7.根据权利要求1所述的集成电路，还包括：平行于所述第一栅极线的至少一个第二栅极线；以及第二接触跨接线，在所述第二有源区上方跨过所述第一栅极线，并与所述第一接触跨接线间隔开；其中所述第一导电图案跨过所述第一栅极线和所述至少一个第二栅极线。8.根据权利要求1所述的集成电路，还包括：所述第一有源区上的第一接触；以及第一金属图案，在所述第一有源区上方沿所述第一方向延伸并且设置在所述第一接触上方并将所述第一接触电连接。9.根据权利要求8所述的集成电路，还包括：所述第二有源区上的第二接触；以及第二金属图案，在所述第二有源区上方沿所述第一方向延伸并设置在所述第二接触上方并将所述第二接触电连接，其中所述第二金属图案设置在所述集成电路中与所述第一金属图案相同的水平面处。10.根据权利要求1所述的集成电路，其中所述第一有源区和所述第二有源区沿所述第二方向间隔开，使得沿所述第二方向存在介于所述第一有源区与所述第二有源区之间的中间区，并且所述第二导电图案在所述第一有源区和所述第二有源区之间的中间区上方延伸，所述集成电路还包括：平行于第一栅极线的多个第二栅极线；在所述第一有源区和所述第二有源区之间的中间区上方的位置处设置在第二导电图案上的第一通孔；在所述中间区中的多个第二栅极线上的第二通孔；以及在所述第一通孔和所述第二通孔上并沿第二方向延伸的金属图案。11.根据权利要求10所述的集成电路，其中所述第二通孔上的所述金属图案沿所述第一方向的宽度基本上相同，以及所述第二通孔上的所述金属图案沿第二方向的长度基本上相同。12.根据权利要求10所述的集成电路，其中所述第一通孔和所述第二通孔沿所述第一方向对准。13.根据权利要求10所述的集成电路，其中所述第一导电图案跨过所述第二栅极线中的至少一个。14.根据权利要求1所述的集成电路，其中所述第一导电图案包括在所述第一有源区上的第一接触，并且所述第二导电图案包括在所述第一栅极线上的第二接触。15.根据权利要求1所述的集成电路，还包括：在所述第一有源区中的所述第一栅极线的两侧上并且沿所述第二方向延伸的第一沟槽硅化物和第二沟槽硅化物，其中所述第一导电图案包括所述第一沟槽硅化物和第二沟槽硅化物上的第一接触，并且所述第二导电图案包括所述第一栅极线上的第二接触。16.根据权利要求1所述的集成电路，还包括：在所述第一有源区中的所述第一栅极线的两侧上的第一接触和第二接触，其中所述第一导电图案设置在所述第一接触和第二接触...

【专利技术属性】
技术研发人员：都桢湖，宋泰中，李昇映，郑钟勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR