封装及其制造方法技术

一种封装及其制造方法。封装的制造方法包括：形成延伸到介电层的开口中的金属层，以接触第一金属垫及第二金属垫；以及将组件装置的底部端子接合到所述金属层。所述金属层具有直接位于所述组件装置之下且接合到所述组件装置的第一部分。在所述金属层上形成凸起通孔，且所述金属层具有直接位于所述凸起通孔之下的第二部分。刻蚀所述金属层，以将所述金属层的所述第一部分与所述第二部分彼此分离。所述方法进一步包括：以介电层涂布所述凸起通孔及所述组件装置；显露出所述凸起通孔及所述组件装置的顶部端子；以及形成将所述凸起通孔连接到所述顶部端子的重布线。

Packaging and its manufacturing methods

A package and a manufacturing method. The manufacturing methods of the package include forming a metal layer extending into the dielectric layer to contact the first metal pad and the two metal pad, and to connect the bottom terminal of the component device to the metal layer. The metal layer is directly located under the component device and joins to the first part of the component device. A convex through-hole is formed on the metal layer, and the metal layer has a second part directly below the convex through-hole. The metal layer is etched to separate the first part of the metal layer from the second parts. The method further includes: coating the protruding hole and the component device with the dielectric layer, exposing the top terminal of the protruding through hole and the component device, and forming the heavy wiring to connect the protrusion through holes to the top terminal.

【技术实现步骤摘要】
封装及其制造方法
本专利技术实施例涉及一种封装及其制造方法。
技术介绍
集成电路中通常使用无源装置。无源装置可包括电容器、电感器等。这些装置有时需要大的芯片面积，且有时是以与其他类型的装置(例如，晶体管及电阻器)不同的方式进行操纵。举例来说，无源装置可被形成为分立的装置管芯，所述分立的装置管芯可接合在封装衬底、印刷电路板(PrintedCircuitBoard，PCB)、或封装上。
技术实现思路
本专利技术实施例的一种封装的制造方法包括：形成延伸到介电层的开口中的金属层，以接触第一金属垫及第二金属垫；以及将组件装置的底部端子接合到所述金属层。所述金属层具有直接位于所述组件装置之下且接合到所述组件装置的第一部分。在所述金属层上形成凸起通孔，且所述金属层具有直接位于所述凸起通孔之下的第二部分。刻蚀所述金属层，以将所述金属层的所述第一部分与所述第二部分彼此分离。所述方法进一步包括：以介电层涂布所述凸起通孔及所述组件装置；显露出所述凸起通孔及所述组件装置的顶部端子；以及形成将所述凸起通孔连接到所述顶部端子的重布线。本专利技术实施例的另一种封装的制造方法包括：在第一金属垫及第二金属垫上分别形成第一接合垫及第二接合垫；将分立的装置管芯的底部端子接合到所述第一接合垫上；以及在所述第二接合垫上镀覆凸起通孔。所述凸起通孔具有与所述分立的装置管芯的顶表面实质上齐平或比所述分立的装置管芯的所述顶表面高的顶表面。所述方法进一步包括：以聚合物层涂布所述凸起通孔及所述分立的装置管芯；以及形成将所述分立的装置管芯的顶部端子连接到所述凸起通孔的顶表面的重布线。本专利技术实施例的一种封装包括：第一金属垫及第二金属垫，位于同一水平高度；第一接合垫及第二接合垫，分别位于所述第一金属垫及所述第二金属垫之上并分别接触所述第一金属垫及所述第二金属垫；以及分立的无源装置，位于所述第一接合垫之上。所述分立的无源装置具有底部端子及顶部端子，所述底部端子电耦合到所述第一接合垫。所述装置进一步包括：凸起通孔，位于所述第二接合垫之上且接触所述第二接合垫；以及重布线，将所述分立的无源装置的所述顶部端子电耦合到所述凸起通孔。附图说明结合附图阅读以下详细说明，会最好地理解本专利技术的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1至图11说明根据一些实施例的形成集成有组件装置的封装的过程中的各中间阶段的剖视图。图12及图13说明根据一些实施例的形成集成有组件装置的封装的过程中的各中间阶段的剖视图。图14至图18说明根据一些实施例的形成装置管芯及在所述装置管芯的顶部部分处形成组件装置的过程中的各中间阶段的剖视图。图19至图21说明根据一些实施例的形成集成有组件装置的封装的过程中的各中间阶段的剖视图。图22至图31说明根据一些实施例的形成集成有在单独的芯片上形成的组件装置的封装的过程中的各中间阶段的剖视图。图32A及图32B说明根据一些实施例的组件装置的剖视图及俯视图。图33说明根据一些实施例的用于形成封装的工艺流程。具体实施方式以下公开内容提供用于实作本专利技术的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在…之下(underlying)”、“下面(below)”、“下部的(lower)”、“overlying(上覆)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。根据各种示例性实施例提供包括集成有组件装置的装置管芯的封装及形成所述封装的方法。根据一些实施例说明形成一些封装的中间阶段。对一些实施例的一些变型进行论述。在所有各种图及说明性实施例通篇中，相同的参考编号用于指示相同的元件。图1至图11说明根据本专利技术一些实施例的形成封装的过程中的各中间阶段的剖视图。图1至图11中示出的步骤也示意性地反映在图33中所示工艺流程200中。图1说明晶片2的剖视图。根据本专利技术的一些实施例，晶片2包括有源装置(例如，晶体管及/或二极管)且可能包括无源装置(例如，电容器、电感器、电阻器等)。根据本专利技术的替代性实施例，晶片(又称封装组件)2是插板晶片，所述插板晶片不包括有源装置，且可包括或可不包括无源装置。晶片2包括多个芯片10。晶片2可包括半导体衬底20及形成在半导体衬底20的顶表面处的特征。半导体衬底20可由硅、锗、硅锗、及/或第III-V族化合物半导体(例如，GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等)形成。半导体衬底20也可为块状硅衬底(bulksiliconsubstrate)或绝缘体上硅(Silicon-On-Insulator，SOI)衬底。可在半导体衬底20中形成浅沟槽隔离(ShallowTrenchIsolation，STI)区(图中未示出)以在半导体衬底20中隔离有源区。根据本专利技术的一些实施例，晶片2包括集成电路装置(电路)22，集成电路装置22形成在半导体衬底20的顶表面上。示例性集成电路装置22包括互补金属氧化物半导体(ComplementaryMetal-OxideSemiconductor，CMOS)晶体管、电阻器、电容器、二极管等。本文中未示出集成电路装置22的细节。根据替代性实施例，使用晶片2来形成插板，其中衬底20可为半导体衬底或介电衬底。在半导体衬底20之上形成层间介电(Inter-LayerDielectric，ILD)层24且ILD层24填充集成电路装置22中的晶体管(图中未示出)的闸极堆叠之间的空间。根据一些示例性实施例，ILD层24由正硅酸乙酯(TetraEthylOrthoSilicate，TEOS)氧化物(SiO2)、磷硅酸盐玻璃(Phospho-SilicateGlass，PSG)、硼硅酸盐玻璃(Boro-SilicateGlass，BSG)、掺杂硼的磷硅酸盐玻璃(Boron-dopedPhospho-SilicateGlass，BPSG)、掺杂氟的硅酸盐玻璃(Fluorine-DopedSilicateGlass，FSG)等形成。可利用旋转涂布(spincoating)、可流动化学气相沉积(FlowableChemicalVaporDeposition，FCVD)等来形成ILD层24。根据本专利技术的替代性实施例，利用例如等离子体增强型化学气相沉积(Plasma-EnhancedChemicalVaporDepositi本文档来自技高网...

【技术保护点】
1.一种封装的制造方法，其特征在于，包括：形成延伸到第一介电层的开口中的金属层，以接触第一金属垫及第二金属垫；将组件装置的底部端子接合到所述金属层，其中所述金属层具有直接位于所述组件装置之下且接合到所述组件装置的第一部分；在所述金属层上形成凸起通孔，其中所述金属层具有直接位于所述凸起通孔之下的第二部分；刻蚀所述金属层，以将所述金属层的所述第一部分与所述第二部分彼此分离；以第二介电层涂布所述凸起通孔及所述组件装置；显露出所述凸起通孔及所述组件装置的顶部端子；以及形成将所述凸起通孔连接到所述顶部端子的重布线。

【技术特征摘要】
2017.01.26 US 62/450,786;2017.07.03 US 15/640,9491.一种封装的制造方法，其特征在于，包括：形成延伸到第一介电层的开口中的金属层，以接触第一金属垫及第二金属垫；将组件装置的底部端子接合到所述金属层，其中所述金属层具有直接位于所述组件装置之下且接合到所述组件装置的第一部分；在所述金属层上形成凸起通孔，其中所述金属层具有直接位于所述凸起通孔之下的第二部分；刻蚀所述金属层，以将所述金属层的所述第一部分与所述第二部分彼此分离；以第二介电层涂布所述凸起通孔及所述组件装置；显露出所述凸起通孔及所述组件装置的顶部端子；以及形成将所述凸起通孔连接到所述顶部端子的重布线。2.根据权利要求1所述的方法，其特征在于，所述凸起通孔及所述组件装置的所述顶部端子是在用于移除所述第一介电层的不同部分的不同工艺中被显露出。3.根据权利要求1所述的方法，其特征在于，所述凸起通孔及所述组件装置的所述顶部端子是在用于刻蚀所述第一介电层的同一刻蚀步骤中被显露出。4.根据权利要求1所述的方法，其特征在于，所述凸起通孔及所述组件装置的所述顶部端子是在平坦化工艺中被显露出，其中所述凸起通孔、所述顶部端子、及所述第一介电层的顶表面是共面的。5.根据权利要求1所述的方法，其特征在于，所述金属层进一步延伸到所述第一介电层中的附加开口中以接触第三金属垫，且所述方法进一步包括：当刻蚀所述金属层时，移除所述第三金属垫之上的所述金属层的一部分，以暴露出所述第三金属垫；以及形成连接到所述第三金属垫的接合结构。6....

【专利技术属性】
技术研发人员：余振华，苏安治，吴集锡，叶德强，郭宏瑞，林俊成，叶名世，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71