半导体封装结构制造技术

本发明专利技术实施例公开了一种半导体封装结构，包括：封装基板；以及堆叠在该封装基板上的IC(集成电路)晶粒与内存晶粒，其中该IC晶粒具有RF(射频)电路；其中，该内存晶粒完全覆盖该封装基板的第一表面部分，以定义该封装基板的从该内存晶粒露出的第二表面部分，该IC晶粒部分地覆盖该封装基板的该第一表面部分以及该第二表面部分；其中，该RF电路包括：第一敏感元件区，对应该封装基板的该第二表面部分，以及第二敏感元件区，对应该封装基板的该第一表面部分，并且从俯视的视角来看，该第二敏感元件区相对于该内存晶粒的内存I/O(输入/输出)电路径具有偏移。本发明专利技术实施例，能够保证或维持RF电路的性能。

Semiconductor packaging structure

An embodiment of the invention discloses a semiconductor packaging structure, including a package substrate, a IC (integrated circuit) grain and a memory grain stacked on the package substrate, in which the IC grain has a RF (RF) circuit, in which the grain of memory completely covers the first surface part of the package base plate to define the package substrate. From the second surface portion of the grain of the memory, the IC grain is partially covered with the first surface part of the package substrate and the second surface part; the RF circuit includes the first sensitive element area, the second surface portion of the substrate which should be encapsulated, and the second sensitive element area, and the substrate should be encapsulated. The first surface part of the second sensitive element area is offset by the memory I/O (input / output) circuit diameter of the memory grain from the view point of view. The embodiment of the invention can ensure or maintain the performance of the RF circuit.

【技术实现步骤摘要】
半导体封装结构
本专利技术涉及半导体封装技术，尤其涉及一种半导体封装结构。
技术介绍
近年来，随着电子产品越来越多功能以及尺寸变小，业界期待半导体装置的制造者能将更多的元件形成于单个半导体封装内，使得使用这些元件的电子产品能够在成本、尺寸、性能和产品设计灵活性等方面提供各种优势。作为对这种期待的响应，发展了堆叠式晶粒(stacked-die)封装技术。堆叠式晶粒封装技术使得两个或更多的具有不同功能的晶粒能够彼此安装在一起，即堆叠。堆叠式晶粒封装技术允许在电子产品中具有更高的元件密度，该电子产品诸如为移动电话、个人数字助理(PersonalDigitalAssistant，PDA)，以及数码相机。这些电子产品另外提供无线通信功能。为了实现无线通信功能，一般需要通信模块，例如具有RF(RadioFrequency，射频)装置的IC(IntegratedCircuit，集成电路)封装。但是，在利用堆叠式晶粒封装技术来制造半导体封装的同时，可能会出现一些问题。例如，由于半导体内存晶粒通过堆叠式晶粒封装技术来整合于具有RF功能的半导体封装内，因此RF特性劣化(如灵敏度衰减)可能更容易出现，这是由于半导体内存晶粒与敏感的RF元件(如RF发射器(TX)，RF接收器(RX)，RF合成器(SX)、RF平衡不平衡转换器(balun)或RF电感器)之间的不期望的信号耦合，半导体内存晶粒与半导体封装的不同部分中的RF布线(routing)之间的不期望的信号耦合，或者半导体内存晶粒与另一晶粒(如SOC(system-on-chip，单芯片系统))中的RF布线(routing)之间的不期望的信号耦合。其中，上述的问题会导致RF性能衰减。如此，业界期待一种创新的半导体封装结构。
技术实现思路
有鉴于此，本专利技术实施例提供了一种半导体封装结构。本专利技术实施例提供了一种半导体封装结构，包括：封装基板；以及堆叠在该封装基板上的IC晶粒与内存晶粒，其中该IC晶粒具有射频电路；其中，该内存晶粒完全覆盖该封装基板的第一表面部分，以定义该封装基板的从该内存晶粒露出的第二表面部分，该IC晶粒部分地覆盖该封装基板的该第一表面部分以及该第二表面部分；其中，该RF电路包括：第一敏感元件区，对应该封装基板的该第二表面部分，以及第二敏感元件区，对应该封装基板的该第一表面部分，并且从俯视的视角来看，该第二敏感元件区相对于该内存晶粒的内存I/O电路径具有偏移。其中，该IC晶粒设置在该内存晶粒之上或者该内存晶粒设置在该IC晶粒之上。其中，进一步包括：间隔物，插入在该IC晶粒与该内存晶粒之间。其中，该间隔物为虚设晶粒。其中，该间隔物包括：重分布层结构，耦合在该IC晶粒与该内存晶粒之间。其中，当该IC晶粒设置在该内存晶粒之上时，该间隔物或者该内存晶粒包括：金属板，直接位于该射频电路的该第二敏感元件区的下方。其中，当该IC晶粒设置在该内存晶粒之上时，该内存晶粒包括：金属板，直接位于该射频电路的该第二敏感元件区的下方。其中，该金属板电性连接至地。其中，该第一敏感元件区及该第二敏元件区均包括如下至少一项：射频发射器、射频接收器、射频合成器、射频平衡不平衡转换器以及射频电感器。其中，该内存I/O电路径包括：重分布层。其中，该第二敏感元件区进一步对应该封装基板的该第二表面部分，并且从俯视的视角来看，该第二敏感元件区与该第一敏感元件区隔开。其中，该封装基板的该第二表面部分具有互连区，耦合至该第一敏感元件区与该第二敏感元件区，并且从俯视的视角来看，该第一敏感元件区位于该互连区与该内存晶粒之间或者该互连区的至少一部分被该第一敏感元件区覆盖。本专利技术实施例提供了一种半导体封装结构，包括：封装基板；以及堆叠在该封装基板上的IC晶粒与内存晶粒，其中该IC晶粒具有射频电路；其中，该内存晶粒设置在该IC晶粒上或者该IC晶粒设置在该内存晶粒之上，并且该内存晶粒具有内存I/O电路径；其中，该射频电路包括：敏感元件区，并且从俯视的视角来看，该敏感元件区与该内存晶粒的该内存I/O电路径不重叠。本专利技术实施例的有益效果是：本专利技术实施例的半导体封装结构，由于俯视时敏感元件区不会与内存晶粒的内存I/O电路径重叠，因此两者之间不容易产生不期望的信号耦合，从而能够保证RF性能不会因不期望的信号耦合而导致的RF特性劣化而下降。附图说明通过阅读接下来的详细描述以及参考附图所做的示例，可以更全面地理解本专利技术，其中：图1为根据本专利技术一些实施例的半导体封装结构的平面示意图；图2A为图1所示的半导体封装结构的剖面示意图；图2B为根据本专利技术实施例的半导体封装结构的剖面示意图；图2C为根据本专利技术实施例的半导体封装结构的剖面示意图；图3为根据本专利技术实施例的半导体封装结构的平面示意图；图4A为图3所示的半导体封装结构的剖面示意图；图4B为根据本专利技术实施例的半导体封装结构的剖面示意图。具体实施方式在本申请说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。以下描述为实现本专利技术的较佳预期模式。该描述仅出于说明本专利技术一般原理的目的，并且并不意味着限制。本专利技术的范围可通过参考权利要求来确定。本专利技术将通过参考实施例和附图的方式来描述，但是本专利技术并不限制于此，并且本专利技术的范围仅由权利要求来限制。描述的附图仅是原理图并且不意味着限制。在附图中，出于说明目的以及非按比例绘制，可能夸大了一些元件的尺寸。附图中的尺寸和相对尺寸并不对应本专利技术实践中的真实尺寸。参考图1和图2A，其中图1为根据本专利技术实施例的半导体封装结构100的平面示意图，图2A为图1所示的半导体封装结构100的剖面示意图。在一些实施例中，该半导体封装结构100为使用倒装芯片(flipchip)技术、线接合(wirebonding)技术或者他们的组合的半导体封装结构。另外，半导体封装结构100可以为具有整合的RF电路的SiP(SystemInPackage，系统级封装)封装。如图1及图2A所示，在一些实施例中，该半导体封装结构100包括：封装基板200。该封装基板200可以安装于基座(未示出)上。例如，该基座可以包括PCB(PrintedCircuitBoard，印刷电路板)并且可以由PP(polypropylene，聚丙烯)形成。另外，该封装基板200可以通过接合工艺来安装于基座(未示出)上。该封装基板200可以包括：导电结构(未示出)，通过接合工艺安装在该基座上并且电性耦接至该基座。在一些实施例中，该导电结构可以包括：导电凸块结构(如铜或焊料凸块结构)，导电柱结构，导电线结构或者导电膏(conductivepaste)结构。在一些实施例中，该半导体封装结构100可以包括：含有RF电路的SOC晶粒以及内存(memory)晶粒，其中本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，其特征在于，包括：封装基板；以及堆叠在该封装基板上的IC晶粒与内存晶粒，其中该IC晶粒具有射频电路；其中，该内存晶粒完全覆盖该封装基板的第一表面部分，以定义该封装基板的从该内存晶粒露出的第二表面部分，该IC晶粒部分地覆盖该封装基板的该第一表面部分以及该第二表面部分；其中，该射频电路包括：第一敏感元件区，对应该封装基板的该第二表面部分，以及第二敏感元件区，对应该封装基板的该第一表面部分，并且从俯视的视角来看，该第二敏感元件区相对于该内存晶粒的内存I/O电路径具有偏移。

【技术特征摘要】
2016.09.01 US 62/382,285;2017.08.22 US 15/682,9081.一种半导体封装结构，其特征在于，包括：封装基板；以及堆叠在该封装基板上的IC晶粒与内存晶粒，其中该IC晶粒具有射频电路；其中，该内存晶粒完全覆盖该封装基板的第一表面部分，以定义该封装基板的从该内存晶粒露出的第二表面部分，该IC晶粒部分地覆盖该封装基板的该第一表面部分以及该第二表面部分；其中，该射频电路包括：第一敏感元件区，对应该封装基板的该第二表面部分，以及第二敏感元件区，对应该封装基板的该第一表面部分，并且从俯视的视角来看，该第二敏感元件区相对于该内存晶粒的内存I/O电路径具有偏移。2.如权利要求1所述的半导体封装结构，其特征在于，该IC晶粒设置在该内存晶粒之上或者该内存晶粒设置在该IC晶粒之上。3.如权利要求2所述的半导体封装结构，其特征在于，进一步包括：间隔物，插入在该IC晶粒与该内存晶粒之间。4.如权利要求3所述的半导体封装结构，其特征在于，该间隔物为虚设晶粒。5.如权利要求3所述的半导体封装结构，其特征在于，该间隔物包括：重分布层结构，耦合在该IC晶粒与该内存晶粒之间。6.如权利要求3所述的半导体封装结构，其特征在于，当该IC晶粒设置在该内存晶粒之上时，该间隔物或者该内存晶粒包括：金属板，直接位于该射频电路的该第二敏感元件区...

【专利技术属性】
技术研发人员：林圣谋，许志骏，吴文洲，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71