电压调整器制造技术

本发明专利技术公开了一种电压调整器，由六个PMOS晶体管，八个NMOS晶体管，三个电阻，两个电容，一个电子开关组成。本发明专利技术能在负载突变时快速作出反应，加速输出电压的稳定。

Voltage regulator

The invention discloses a voltage regulator, which is composed of six PMOS transistors, eight NMOS transistors, three resistors, two capacitors, and an electronic switch. The invention can react quickly when the load is abrupt and speed up the stability of output voltage.

【技术实现步骤摘要】
电压调整器
本专利技术涉及半导体集成电路领域，特别是涉及一种快速反应的电压调整器。
技术介绍
电压调整器/线性稳压器在集成电路中被广泛应用。现有的电压调整器如图1所示，它由四个PMOS晶体管MP1-MP4，六个NMOS晶体管MN0-MN4、MDRV，一个电容C1，两个电阻R1、R2组成。图1中VB1～VB4是相应MOS晶体管栅极偏置电压，来自其它电路。这种传统的电压调整器，当负载电流突然变大时，即负载电流发生突变时会造成输出电压抖动，使输出电压OUT迅速下降，恢复较慢。NGATE端的电压由于电容C1较大，充电电流小。
技术实现思路
本专利技术要解决的技术问题是提供一种电压调整器，能在负载突变时快速作出反应，加速输出电压的稳定。为解决上述技术问题，本专利技术的电压调整器由六个PMOS晶体管，八个NMOS晶体管，三个电阻，两个电容，一个电子开关组成；第一PMOS晶体管和第二PMOS晶体管的源极与电源电压端VDD相连接，第三PMOS晶体管的源极与第一PMOS晶体管的漏极相连接，第四PMOS晶体管的源极与第二PMOS晶体管的漏极相连接，第三PMOS晶体管的栅极与第四PMOS晶体管的栅极相连接，第一PMOS晶体管的栅极、第二PMOS晶体管的栅极、第三PMOS晶体管的漏极和第三NMOS晶体管的漏极相连接，第四PMOS晶体管的漏极和第四NMOS晶体管的漏极相连接，其连接的节点记为NGATE；第三NMOS晶体管的栅极和第四NMOS晶体管的栅极相连接；第三NMOS晶体管的源极与第一NMOS晶体管的漏极相连接，第四NMOS晶体管的源极与第二NMOS晶体管的漏极相连接，第一NMOS晶体管的源极、第二NMOS晶体管的源极和第五NMOS晶体管的漏极相连接，第五NMOS晶体管的源极接地端DNG；第一NMOS晶体管的栅极作为电压输入端VREF，第五NMOS晶体管的栅极输入栅极偏置电压VB1；第六NMOS晶体管的漏极与电源电压端VDD相连接，其栅极与所述NGATE端相连接，第一电容连接在NGATE端与地之间；第六NMOS晶体管的源极与第一电阻的一端相连接，第一电阻的另一端与第二电阻的一端和第二NMOS晶体管的栅极相连接，第二电阻的另一端接地端DNG；第六NMOS晶体管的源极与第一电阻的连接端记为OUT；其中，在电源电压端VDD与所述NGATE端之间连接一电子开关，第三电阻的一端和第五PMOS晶体管的源极与所述OUT端相连接，第六PMOS晶体管的源极与第三电阻的另一端和第二电容的一端相连接；第五PMOS晶体管的栅极和漏极、第六PMOS晶体管的栅极和第七NMOS晶体管的漏极相连接，第六PMOS晶体管的漏极和第八MOS晶体管的漏极与所述电子开关的控制端相连接；第七NMOS晶体管的源极、第八MOS晶体管的源极和第二电容的另一端接地端DNG；第六PMOS晶体管的源极与第三电阻的连接端记为OUTDC，电子开关的控制端记为DET。采用本专利技术的电压调整器在负载突变时能快速作出反应，加速输出电压的稳定。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是现有的电压调整器原理图；图2是改进后的能快速反应的电压调整器一实施例原理图。具体实施方式结合图2所示，改进后的能快速反应的电压调整器在下面的实施例中由六个PMOS晶体管MP1-MP4、MPa1、MPa2，八个NMOS晶体管MN0-MN4、MDRV、MNa1、MNa2，三个电阻R1、R2、Rf,两个电容C1、Cf，一个电子开关SW1组成。比较图1和图2可知，在本实施例中，改进后的能快速反应的电压调整器是在图1所示现有的电压调整器基础上对电路作了具体改进，增加了一个电子开关SW1，一个电阻Rf，一个电容Cf，两个PMOS晶体管MPa1、MPa2，两个NMOS晶体管MNa1、MNa2。具体说明如下：电子开关SW1连接在电源电压端VDD与所述NGATE端之间。电阻Rf的一端和PMOS晶体管MPa1的源极与所述OUT端相连接，电阻Rf的另一端和PMOS晶体管MPa2的源极与电容Cf的一端相连接，其连接端记为OUTDC；PMOS晶体管MPa1的栅极、PMOS晶体管MPa2的栅极与PMOS晶体管MPa1的漏极和NMOS晶体管MNa1的漏极相连接；MOS晶体管MPa2的漏极和NMOS晶体管MNa2的漏极相连接与电子开关SW1的控制端相连接，其连接端记为DET；NMOS晶体管MNa1的源极、NMOS晶体管MNa2的源极和电容Cf的另一端接地端GND。正常工作时，OUT端的电压>OUTDC端的电压，DET端为低电平。当OUT端的电压下跳变时，由于RC滤波的作用，OUTDC端的电压维持，则OUT端的电压<OUTDC端的电压，DET端为高电平，打开电子开关SW1，加速电容C1充电，加速输出电压的稳定。从仿真结果来看，输出负载电流100μA突变到10mA，输出电压恢复到终值5％所需的时间：现有的电压调整器所需时间为7.97μS，而本专利技术改进后的电压调整器所需时间为6.62μS。以上通过具体实施方式对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种电压调整器，其特征在于：由六个PMOS晶体管，八个NMOS晶体管，三个电阻，两个电容，一个电子开关包括；第一PMOS晶体管和第二PMOS晶体管的源极与电源电压端VDD相连接，第三PMOS晶体管的源极与第一PMOS晶体管的漏极相连接，第四PMOS晶体管的源极与第二PMOS晶体管的漏极相连接，第三PMOS晶体管的栅极与第四PMOS晶体管的栅极相连接，第一PMOS晶体管的栅极、第二PMOS晶体管的栅极、第三PMOS晶体管的漏极和第三NMOS晶体管的漏极相连接，第四PMOS晶体管的漏极和第四NMOS晶体管的漏极相连接，其连接的节点记为NGATE；第三NMOS晶体管的栅极和第四NMOS晶体管的栅极相连接；第三NMOS晶体管的源极与第一NMOS晶体管的漏极相连接，第四NMOS晶体管的源极与第二NMOS晶体管的漏极相连接，第一NMOS晶体管的源极、第二NMOS晶体管的源极和第五NMOS晶体管的漏极相连接，第五NMOS晶体管的源极接地端DNG；第一NMOS晶体管的栅极作为电压输入端VREF，第五NMOS晶体管的栅极输入栅极偏置电压VB1；第六NMOS晶体管的漏极与电源电压端VDD相连接，其栅极与所述NGATE端相连接，第一电容连接在NGATE端与地之间；第六NMOS晶体管的源极与第一电阻的一端相连接，第一电阻的另一端与第二电阻的一端和第二NMOS晶体管的栅极相连接，第二电阻的另一端接地端DNG；第六NMOS晶体管的源极与第一电阻的连接端记为OUT；在电源电压端VDD与所述NGATE端之间连接一电子开关，第三电阻的一端和第五PMOS晶体管的源极与所述OUT端相连接，第六PMOS晶体管的源极与第三电阻的另一端和第二电容的一端相连接；第五PMOS晶体管的栅极和漏极、第六PMOS晶体管的栅极和第七NMOS晶体管的漏极相连接，第六PMOS晶体管的漏极和第八MOS晶体管的漏极与所述电子开关的控制端相连接；第七NMOS晶体管的源极、第八MOS晶体管的源极和第二电容的另一端接地端DNG；第六PMOS晶体管的源极与第三电阻的连接端记为OUTDC，电子开关的控制端记为DET。...

【技术特征摘要】
1.一种电压调整器，其特征在于：由六个PMOS晶体管，八个NMOS晶体管，三个电阻，两个电容，一个电子开关包括；第一PMOS晶体管和第二PMOS晶体管的源极与电源电压端VDD相连接，第三PMOS晶体管的源极与第一PMOS晶体管的漏极相连接，第四PMOS晶体管的源极与第二PMOS晶体管的漏极相连接，第三PMOS晶体管的栅极与第四PMOS晶体管的栅极相连接，第一PMOS晶体管的栅极、第二PMOS晶体管的栅极、第三PMOS晶体管的漏极和第三NMOS晶体管的漏极相连接，第四PMOS晶体管的漏极和第四NMOS晶体管的漏极相连接，其连接的节点记为NGATE；第三NMOS晶体管的栅极和第四NMOS晶体管的栅极相连接；第三NMOS晶体管的源极与第一NMOS晶体管的漏极相连接，第四NMOS晶体管的源极与第二NMOS晶体管的漏极相连接，第一NMOS晶体管的源极、第二NMOS晶体管的源极和第五NMOS晶体管的漏极相连接，第五NMOS晶体管的源极接地端DNG；第一NMOS晶体管的栅极作为电压输入端VREF，第五NMOS晶体管的栅极输入栅极偏置电压VB1；第六NMOS晶体管的漏极与电源电压端VDD相连接，其栅极与所述NGATE端相连接，第一电容...

【专利技术属性】
技术研发人员：邵博闻，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31