半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供衬底，所述衬底包括用于形成主动器件的主动区和用于形成被动器件的被动区；形成位于所述主动区衬底上的伪栅结构和位于所述被动区衬底上的电阻材料层；在所述伪栅结构两侧的衬底上形成源漏掺杂区；形成源漏掺杂区之后，在所述伪栅结构和所述电阻材料层露出的衬底上形成介质层，所述介质层露出所述伪栅结构和所述电阻材料层；去除所述伪栅结构，在所述介质层内形成栅极开口；对所述介质层露出的电阻材料层进行高阻注入，形成电阻；在所述栅极开口内形成栅极结构。本发明专利技术技术方案能够在高阻注入过程中避免掩膜的使用，从而有利于降低工艺成本。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
技术介绍
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制造领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高K栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高K材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高K金属栅的引入，减小了半导体器件的漏电流。另一方面，在集成电路中，无硅化物高阻值的多晶硅元件(non-silicidehighresistanceployelement)是一种重要的被动元件。高阻多晶硅电阻具有电阻值宽范围可调、面积小、线性性能好等优点。但是现有技术中，形成具有多晶硅电阻和高K金属栅的半导体结构往往存在工艺成本较高的问题。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，以降低工艺成本。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括用于形成主动器件的主动区和用于形成被动器件的被动区；形成位于所述主动区衬底上的伪栅结构和位于所述被动区衬底上的电阻材料层；在所述伪栅结构两侧的衬底上形成源漏掺杂区；形成源漏掺杂区之后，在所述伪栅结构和所述电阻材料层露出的衬底上形成介质层，所述介质层露出所述伪栅结构和所述电阻材料层；去除所述伪栅结构，在所述介质层内形成栅极开口；对所述介质层露出的电阻材料层进行高阻注入，形成电阻；在所述栅极开口内形成栅极结构。可选的，对所述介质层露出的电阻材料层进行高阻注入的步骤中，工艺参数为：注入离子为B或BF2，注入能量在1KeV到30KeV范围内，注入剂量在1.0E14atom/cm2到1.0E16atom/cm2；或者，注入离子为As，注入能量在5KeV到50KeV范围内，注入剂量在1.0E14atom/cm2到1.0E16atom/cm2。可选的，形成所述电阻材料层的步骤中，所述电阻材料层的材料为多晶硅或单晶硅；形成所述伪栅结构的步骤中，所述伪栅结构为单层结构，所述伪栅结构的材料为多晶硅。可选的，对所述介质层露出的电阻材料层进行高阻注入的步骤包括：去除所述伪栅结构之后，对所述介质层露出的电阻材料层进行高阻注入，形成电阻；所述形成方法还包括：去除所述伪栅结构之后，对所述介质层露出的电阻材料层进行高阻注入之前，在所述栅极开口内形成填充层；进行高阻注入之后，形成栅极结构之前，去除所述填充层，露出所述栅极开口。可选的，所述填充层的材料为有机物。可选的，所述填充层为底部抗反射层或有机介电层。可选的，去除所述填充层的步骤包括：通过干法刻蚀的方式去除所述填充层。可选的，通过干法刻蚀的方式去除所述填充层的步骤中，工艺参数包括：功率为1000W到4700W范围内；工艺气体包括：N2，流量为500sccm到4000sccm范围内，H2，流量为200sccm到1000sccm范围内；工艺气体压强在200mTorr到2000mTorr范围内；工艺温度在200℃到300℃范围内。可选的，所述形成方法还包括：去除所述填充层之后，形成栅极结构之前，对所述电阻和所述源漏掺杂区进行退火处理，以激活掺杂离子。可选的，对所述电阻和所述源漏掺杂区进行退火处理的步骤包括：通过尖峰退火的方式进行所述退火处理，退火温度在950℃到1100℃范围内。可选的，在所述伪栅结构两侧的衬底上形成源漏掺杂区的步骤包括：在伪栅结构两侧的衬底上形成应力层；对所述应力层进行离子注入，形成所述源漏掺杂区。可选的，提供衬底的步骤中，所述主动区的衬底包括用于形成P型主动器件的P型区和用于形成N型主动器件的N型区；在伪栅结构两侧的衬底上形成应力层的步骤包括：形成位于P型区衬底上伪栅结构两侧的第一应力层；形成位于N型区衬底上伪栅结构两侧的第二应力层；进行离子注入的步骤包括：对所述第一应力层进行第一离子注入，形成P型区衬底上的源漏掺杂区；对所述第二应力层进行第二离子注入，形成N型区衬底上的源漏掺杂区。可选的，所述主动区衬底用于形成鳍式场效应晶体管；提供衬底的步骤中，所述主动区的衬底上具有鳍部，所述鳍部露出的衬底上具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁表面；形成所述伪栅结构的步骤中，所述伪栅结构位于所述鳍部上，横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面；形成电阻材料层的步骤中，所述电阻材料层位于被动区的隔离层上；形成源漏掺杂区的步骤包括：在所述伪栅结构两侧的鳍部内形成所述源漏掺杂区；形成栅极开口的步骤中，所述栅极开口底部露出所述鳍部部分顶部和部分侧壁的表面。相应的，本专利技术还提供一种半导体结构，包括：衬底，所述衬底包括用于形成主动器件的主动区和用于形成被动器件的被动区；位于所述主动区衬底上的栅极结构；位于所述栅极结构两侧衬底上的源漏掺杂区；位于所述被动区衬底上的电阻材料层；位于所述栅极结构和所述电阻材料层露出衬底上的介质层。可选的，所述电阻材料层为多晶硅层；所述栅极结构为伪栅结构，所述伪栅结构的材料为多晶硅。可选的，所述源漏掺杂区包括位于所述栅极结构两侧衬底上的应力层，所述应力层内具有掺杂离子。可选的，所述主动区的衬底包括用于形成P型主动器件的P型区和用于形成N型主动器件的N型区；所述应力层包括：位于P型区衬底上栅极结构两侧的第一应力层和位于N型区衬底上栅极结构两侧的第二应力层，所述第一应力层内具有P型掺杂离子，所述第二应力层内具有N型掺杂离子。可选的，所述介质层露出所述栅极结构和所述电阻材料层。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案中，在形成所述介质层之前形成源漏掺杂区；在形成所述介质层之后对所述电阻材料层进行高阻注入。由于所述高阻注入在形成所述介质层之后进行，所述介质层能够在高阻注入过程中保护主动区衬底上的半导体结构，减少主动区衬底上半导体结构受到高阻注入的影响，能够在高阻注入过程中避免掩膜的使用，从而有利于降低工艺成本。本专利技术可选方案中，在去除所述伪栅结构之后，进行高阻注入之前，在所述栅极开口内通过有机物形成填充层；所述填充层能够在高阻注入过程中保护所述栅极开口露出的半导体结构，从而能够降低所述高阻注入对主动区衬底上半导体结构的影响，有利于提高所形成半导体结构的性能；而且所述填充层的材料为有机物，因此通过湿法刻蚀方式去除所述填充层的过程中，工艺难度较小、填充层残留较少，有利于降低形成所述半导体结构的工艺难度和改善所述半导体结构的性能。本专利技术可选方案中，在去除所述填充层之前，对所述电阻和所述源漏掺杂区进行退火处理以激活掺杂离子。所述退火处理既用于激活所述电阻中注入的掺杂离子，还用于激活所述源漏掺杂区内的掺杂离子，这种做法有利于降低形成所述半导体结构的热预算，有利于改善所形成半导体结构的性能。附图说明图1至图3是一种半导体结构形成方法各个步骤本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括用于形成主动器件的主动区和用于形成被动器件的被动区；形成位于所述主动区衬底上的伪栅结构和位于所述被动区衬底上的电阻材料层；在所述伪栅结构两侧的衬底上形成源漏掺杂区；形成源漏掺杂区之后，在所述伪栅结构和所述电阻材料层露出的衬底上形成介质层，所述介质层露出所述伪栅结构和所述电阻材料层；去除所述伪栅结构，在所述介质层内形成栅极开口；对所述介质层露出的电阻材料层进行高阻注入，形成电阻；在所述栅极开口内形成栅极结构。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括用于形成主动器件的主动区和用于形成被动器件的被动区；形成位于所述主动区衬底上的伪栅结构和位于所述被动区衬底上的电阻材料层；在所述伪栅结构两侧的衬底上形成源漏掺杂区；形成源漏掺杂区之后，在所述伪栅结构和所述电阻材料层露出的衬底上形成介质层，所述介质层露出所述伪栅结构和所述电阻材料层；去除所述伪栅结构，在所述介质层内形成栅极开口；对所述介质层露出的电阻材料层进行高阻注入，形成电阻；在所述栅极开口内形成栅极结构。2.如权利要求1所述的形成方法，其特征在于，对所述介质层露出的电阻材料层进行高阻注入的步骤中，工艺参数为：注入离子为B或BF2，注入能量在1KeV到30KeV范围内，注入剂量在1.0E14atom/cm2到1.0E16atom/cm2；或者，注入离子为As，注入能量在5KeV到50KeV范围内，注入剂量在1.0E14atom/cm2到1.0E16atom/cm2。3.如权利要求1所述的形成方法，其特征在于，形成所述电阻材料层的步骤中，所述电阻材料层的材料为多晶硅或单晶硅；形成所述伪栅结构的步骤中，所述伪栅结构为单层结构，所述伪栅结构的材料为多晶硅。4.如权利要求1所述的形成方法，其特征在于，对所述介质层露出的电阻材料层进行高阻注入的步骤包括：去除所述伪栅结构之后，对所述介质层露出的电阻材料层进行高阻注入，形成电阻；所述形成方法还包括：去除所述伪栅结构之后，对所述介质层露出的电阻材料层进行高阻注入之前，在所述栅极开口内形成填充层；进行高阻注入之后，形成栅极结构之前，去除所述填充层，露出所述栅极开口。5.如权利要求4所述的形成方法，其特征在于，所述填充层的材料为有机物。6.如权利要求4或5所述的形成方法，其特征在于，所述填充层为底部抗反射层或有机介电层。7.如权利要求4或5所述的形成方法，其特征在于，去除所述填充层的步骤包括：通过干法刻蚀的方式去除所述填充层。8.如权利要求7所述的形成方法，其特征在于，通过干法刻蚀的方式去除所述填充层的步骤中，工艺参数包括：功率为1000W到4700W范围内；工艺气体包括：N2，流量为500sccm到4000sccm范围内，H2，流量为200sccm到1000sccm范围内；工艺气体压强在200mTorr到2000mTorr范围内；工艺温度在200℃到300℃范围内。9.如权利要求7所述的形成方法，其特征在于，所述形成方法还包括：去除所述填充层之后，形成栅极结构之前，对所述电阻和所述源漏掺杂区进行退火处理，以激活掺杂离子。10.如权利要求9所述的形成...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31