用于可堆叠电路的基于斜坡的时钟同步制造技术

本申请公开了用于可堆叠电路的基于斜坡的时钟同步。公开了一种相位生成电路(图4)。此电路包括斜坡生成电路(IDC，CRAMP)，其经布置以同步于同步时钟信号(SYNC CLOCK)生成斜坡信号。相位选择电路(RPHASE1，RPHASE2)响应于相位选择信号生成参考信号(VPH‑REF)。比较器(COMPSYNC)具有经耦合以接收斜坡信号的第一输入端子和经耦合以接收参考信号的第二输入端子。此比较器在输出端子处生成相位时钟信号(PHASE CLOCK)。

【技术实现步骤摘要】
用于可堆叠电路的基于斜坡的时钟同步
本专利技术的实施例涉及用于可堆叠电源电路的基于斜坡的时钟同步。
技术介绍
多相可堆叠电源电路用于为诸如计算机、服务器、通信系统、智能电力系统、LED照明系统以及各种其他应用等的多种应用产生相对高的电流。每个可堆叠电源电路可以是交流-直流转换器或者直流-直流转换器，诸如降压转换器或者降压升压转换器。每个可堆叠电源电路通常连接到公共输入总线和公共输出总线。他们通常配置为主电路和一个或更多个从电路，每个电路具有相应的相位并且同步于同步时钟信号操作。存在很多与时钟同步相关的问题。参考图1A和图1B，同步时钟102和104必须在比他们各自的主时钟或从时钟高的多的频率下操作。同步时钟被分频以产生在其适当相位中的主时钟或从时钟。高频同步增加系统噪音、功耗，以及会使印刷电路板设计变得复杂。第二个问题是每个同步时钟必须包含标记来标识每一个同步时钟周期序列的开始。例如，图1A在位置100处省略了脉冲来标识时钟周期序列的开始。对于两相系统，主时钟随后在丢失脉冲处生成，而从时钟会在丢失脉冲后的第四个同步时钟脉冲处生成。图1B的同步时钟在位置106处使用相对较高的脉冲电压，以标识时钟周期序列的开始。之后主时钟和从时钟参考脉冲106导出其相应的相位。但是，这使得主时钟、从时钟和同步时钟设计变得复杂。考虑到上述问题，本专利技术的实施例旨在生成简化和更灵活的主时钟和从时钟，以适用于可堆叠电源电路。
技术实现思路
在本专利技术的一个优选实施例中，公开了一种相位生成电路。该电路包括斜坡生成电路，其经布置以同步于同步时钟信号生成斜坡信号。相位选择电路响应于相位选择信号生成参考信号。比较器具有第一输入端子和第二输入端子，第一输入端子经耦合以接收斜坡信号，第二输入端子经耦合以接收参考信号。该比较器在输出端子处生成相位时钟信号。附图说明图1A和图1B是常规主时钟、从时钟和同步时钟的波形图；图2A是单相可堆叠同步降压转换器的示意图；图2B是图2A的控制电路200的示意图；图3示出针对180度或者90度相位选择的从同步(SYNC)时钟产生的相位时钟；图4是图3的时钟同步器300的示意图；图5是示出图4的时钟同步器电路的波形的时序图；图6A是示出相对于电压VRAMP的相位参考电平的图；图6B是示出针对两相、三相、四相时钟信号生成的适当相位参考电平的图；图7A是具有两相时钟生成的本专利技术的一个实施例的示意图；图7B是示出图7A的电路的操作的简化时序图；图8A是具有三相时钟生成的本专利技术的一个实施例的示意图；图8B是示出图8A的电路的操作的简化时序图；图9A是具有四相时钟生成的本专利技术的一个实施例的示意图；图9B是示出图9A的电路的操作的简化时序图；图10A是图4的相位误差校正电路的示意图；图10B是示出图10A的相位误差校正电路的操作的时序图；图11是本专利技术的一个实施例的简化示意图，其示出具有四相时钟的操作，其中主SYNC时钟被传递到从电路；图12是本专利技术的一个实施例的简化示意图，其示出具有四相时钟的操作，其中外部SYNC时钟被传递到主电路和从电路。具体实施方式如从以下详细描述中变得明显的，本专利技术的优选实施例提供了优于现有技术的相移时钟同步电路的显著优势。参考图2A，其为单相可堆叠同步降压转换器的示意图。降压转换器是高效的直流-直流转换器，其使用脉宽调制(PWM)以在预定供给电压向负载206提供电流。降压转换器包括控制电路200、负载电感器202和滤波电容器阵列204。负载电路206与滤波电容器阵列204并联连接。负载电压的采样被施加到正远程感测(remotesense)放大器端子RSP和负远程感测放大器端子RSN。电源电压输入(PVIN)被施加到PVIN端子和电源接地(PGND)端子上。PVIN和PGND两者可以包括控制电路200的多个端子以分配电流。控制电路200的开关端子SW直接连接到负载电感器202以提供如由PWM开关电路确定的负载电流。图2B是控制电路200的详细框图。端子VDD和GND是用于控制电路的电源端子。端子BP是供给电压端子，其连接到板上稳压器并用来为驱动器级供电。端子BOOT接收引导(bootstrap)信号以升压(boost)连接到n沟道晶体管208的高侧驱动器。端子VSEL通过电阻器连接到GND以选择内部参考电压。端子SS通过电阻器连接到GND以选择软启动时间。端子RT通过电阻器连接到GND以在可堆叠应用中选择切换频率并选择同步点。端子MODE(模式)通过电阻器连接到GND以在可堆叠应用中选择操作模式。端子RAMP/COMP通过电阻器连接到GND以选择斜坡信号电平。端子SYNC经布置以在可堆叠应用中接收或者产生同步信号。端子VSHARE和ISHARE接收相应的电压和电流共享信号用于在可堆叠应用中的多相操作。端子ILIM通过电阻器连接到GND以选择电流限制电平。EN_UVLO是使能端子，其经布置以在欠压锁定下以一定迟滞接通控制电路200从而编程VDD。在操作中，在由信号PWM确定的时间期间，控制电路200提供将来自PVIN的高侧电流通过n沟道晶体管208和电感器202提供到负载206。PWM的持续时间向负载206提供电流以保持如由远程感测放大器212确定的期望的负载电压。n沟道晶体管208关闭之后，n沟道晶体管210关闭以提供通过电感器202的电流。因此，n沟道晶体管208和210交替地通过电感器202将电流传导到负载206以保持预定的负载电压。对于可堆叠应用中的多相操作，主从操作由相位管理电路确定，如将详细解释的。相位管理电路(图2B)包含时钟同步器电路300，如图3所示。时钟同步器电路接收SYNC时钟信号和相位角度/相位角选择信号。在可堆叠的多相应用中，SYNC时钟通常激活主控制电路。相位时钟与SYNC时钟同步操作以激活相应的从控制电路。例如，利用周期为Ts的SYNC时钟，主控制电路被SYNC时钟的前沿激活。如果相位角度选择信号选择两相时钟，那么单相时钟生成并相对于SYNC时钟被延迟0.5Ts。从控制电路由单相时钟的前沿激活。替代性地，如果相位角度选择信号选择四相时钟，那么三相时钟中的第一个生成并相对于SYNC时钟被延迟0.25Ts。三相时钟中的第二个生成并相对于SYNC时钟被延迟0.5Ts。第二从控制电路由第二相时钟的前沿激活。三相时钟中的第三个生成并相对于SYNC时钟被延迟0.75Ts。第三从控制电路由第三相时钟的前沿激活。接下来，SYNC时钟在时间Ts激活主控制电路，并重复该四个相位。现在转到图4，其为时钟同步器电路300的示意图。时钟同步器电路包含SYNC时序电路和相位误差校正电路400。由电流源IDC和电容器CRAMP形成的斜坡生成器电路经布置以在比较器COMPSYNC的正输入端子处产生斜坡信号。相位角度选择信号被施加到相位误差校正电路400和可编程电阻器RPHASE2。可编程电阻器RPHASE2和电阻器RPHASE1形成分压器。它们一起对电压VPEAK进行分压来产生参考电压VPH-REF。参考电压VPH-REF被施加到比较器COMPSYNC的负端子。比较器COMPSYNC经布置以为相应的从控制电路产生相位时钟信号。PHASECLOCK(相位时钟)信号也被馈送回到相位误差校正电路400，本文档来自技高网...

【技术保护点】
一种相位生成电路，其包含：斜坡生成电路，其经布置以同步于同步时钟信号生成斜坡信号；相位选择电路，其经布置以响应于相位选择信号生成参考信号；以及比较器，其具有第一输入端子和第二输入端子，所述第一输入端子经耦合以接收所述斜坡信号，所述第二输入端子经耦合以接收所述参考信号，所述比较器在输出端子处产生相位时钟信号。

【技术特征摘要】
2016.07.28 US 15/222,8601.一种相位生成电路，其包含：斜坡生成电路，其经布置以同步于同步时钟信号生成斜坡信号；相位选择电路，其经布置以响应于相位选择信号生成参考信号；以及比较器，其具有第一输入端子和第二输入端子，所述第一输入端子经耦合以接收所述斜坡信号，所述第二输入端子经耦合以接收所述参考信号，所述比较器在输出端子处产生相位时钟信号。2.根据权利要求1所述的电路，其包含：相位误差校正电路，其经布置以产生误差信号，用于校正所述同步时钟信号和所述相位时钟信号之间的时间误差。3.根据权利要求2所述的电路，其包含：采样和保持电路，其经布置采样所述斜坡信号；以及缓冲器电路，其经耦合以接收所采样的斜坡信号和所述误差信号，所述缓冲器电路具有耦合到所述相位误差校正电路的输出端子。4.根据权利要求1所述的电路，其中所述相位选择电路包含分压器电路。5.根据权利要求1所述的电路，其中所述相位选择信号激活电源电路。6.根据权利要求1所述的电路，其中所述相位选择信号激活开关装置以施加电流至负载。7.根据权利要求6所述的电路，其包含：感测放大器，其经布置以监测所述负载处的电压。8.一种多相位电源电路，其包含：主电源电路，其经布置以响应于同步时钟信号，在第一相位期间产生负载电流；至少一个从电源电路，其经布置以在至少另一个相位期间产生负载电流，所述至少一个从电源电路包含：斜坡生成电路，其经布置以同步于所述同步时钟信号生成斜坡信号；相位选择电路，其经布置以响应于相位选择信号而生成参考信号；比较器，其具有第一输入端子和第二输入端子，所述第一输入端子经耦合以接收所述斜坡信号，所述第二输入端子经耦合以接收所述参考信号，所述比较器在输出端子处产生相位时钟信号。9.根据权利要求8所述的电路，其中所述从电源电路包含：相位误差校正电路，其经布置以产生误差信号，用于校正所述同步时钟信号和所述相位时钟信号之间的时间误差。10.根据权利要求9所述的电路，其中所述从电源电路包含：采样和保持电路，其经布置以...

【专利技术属性】
技术研发人员：赵明越，J·范，M·芒罗，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US