单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备制造技术

单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备，包括驱动晶体管；电容；第一开关单元，其第一端用于输入数据信号；第二开关单元，其第一端用于输入第一基准电压；第三开关单元，其第一端用于输入第二基准电压；第四开关单元，其第一端与工作电压端电气连接，其第二端与驱动晶体管的源极电气连接；第五开关单元，其第一端与第一开关单元的第二端电气连接，其第二端与第二开关单元的第二端电气连接；第一控制信号从第一、二、三开关单元的第三端输入，第一控制信号从第四、五开关单元的第三端输入或者第二控制信号从第四、五开关单元的第三端输入。它能避免阈值电压在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的。

【技术实现步骤摘要】
单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备
本专利技术涉及像素补偿技术，具体涉及单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备。
技术介绍
OLED能够发光是由驱动晶体管DM产生的电流所驱动，因为输入相同的灰阶电压时，不同的阈值电压Vth会产生不同的驱动电流，造成驱动电流的不一致性，同时迁移率u也会不均，造成电流的不一致性。玻璃面板TFT驱动显示时，TFT制程上阈值电压Vth的均匀性非常差，同时阈值电压Vth也有漂移，迁移率u也不均，工作电压Vdd的IR-drop（电流乘以电阻引起的压降）也一直存在，如此传统的2T1C电路亮度均匀性一直很差。单晶硅wafermos驱动显示时，也会存在一些轻微的阈值电压Vth、迁移率u不均，还存在电流不匹配的问题，Vdd的IR-drop也一直存在。如此，传统的2T1C电路均一性不好，同时PPI一直很低。玻璃面板受制于成本和制程，采用单一类型的TFT驱动，如LTPS采用PTFT，IGZO为NTFT。单晶硅wafer的工艺本来就是CMOS工艺，所以通常采用CMOS驱动。为此，期望寻求一种技术方案，以至少减轻上述问题。
技术实现思路
本专利技术要解决的技术问题是，提供一种能消除驱动晶体管的阈值电压不均匀的单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备。为解决上述技术问题，本专利技术采用下述技术方案。一种单晶硅晶体管CMOS驱动显示的像素补偿电路，包括：驱动晶体管，其漏极与发光器件的阳极电气连接；电容，其一端与所述驱动晶体管的源极电气连接；第一开关单元，其第一端用于输入数据信号，其第二端与所述电容的另一端电气连接；第二开关单元，其第一端用于输入第一基准电压，其第二端与所述驱动晶体管的栅极电气连接；第三开关单元，其第一端用于输入第二基准电压，其第二端与所述驱动晶体管的漏极电气连接；第四开关单元，其第一端与工作电压端电气连接，其第二端与所述驱动晶体管的源极电气连接；第五开关单元，其第一端与所述第一开关单元的第二端电气连接，其第二端与所述第二开关单元的第二端电气连接；其中，第一控制信号从所述第一、二、三开关单元的第三端输入控制相应的第一端、第二端连通或断开，第一控制信号从所述第四、五开关单元的第三端输入控制相应的第一端、第二端连通或断开或者第二控制信号从所述第四、五开关单元的第三端输入控制相应的第一端、第二端连通或断开；所述发光器件的阴极与公共接地极电气连接。所述第一开关单元包括第一晶体管，该第一晶体管的源极作为该第一开关单元的第一端，该第一晶体管的漏极作为该第一开关单元的第二端，该第一晶体管的栅极作为该第一开关单元的第三端。所述第二开关单元包括第二晶体管，该第二晶体管的源极作为该第二开关单元的第一端，该第二晶体管的漏极作为该第二开关单元的第二端，该第二晶体管的栅极作为该第二开关单元的第三端。所述第三开关单元包括第三晶体管，该第三晶体管的源极作为该第三开关单元的第一端，该第三晶体管的漏极作为该第三开关单元的第二端，该第三晶体管的栅极作为该第三开关单元的第三端。所述第四开关单元包括第四晶体管，该第四晶体管的漏极作为该第四开关单元的第一端，该第四晶体管的源极作为该第四开关单元的第二端，该第四晶体管的栅极作为该第四开关单元的第三端。所述第五开关单元包括第五晶体管，该第五晶体管的漏极作为该第五开关单元的第一端，该第五晶体管的源极作为该第五开关单元的第二端，该第五晶体管的栅极作为该第五开关单元的第三端。所述第一基准电压与所述第二基准电压相等或不相等。一种显示设备，包括上述单晶硅晶体管CMOS驱动显示的像素补偿电路。本专利技术具有下述有益技术效果。本专利技术能补偿不同驱动晶体管栅源电压/不同驱动晶体管漏源电压下的阈值电压和迁移率，这样可以针对实际显示时显示效果差的灰阶段进行精确补偿，即在普通补偿的基础上再消除驱动晶体管漏源电压的影响及驱动晶体管初始栅源电压的影响，这样使发光器件的驱动电流达到一致以及迁移率均匀，避免阈值电压在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的，显示效果更好。附图说明图1为本专利技术的一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图2为图1所示像素补偿电路中各信号的时序图。图3为图1在图2所示时序图中的T1时间段的等效电路图。图4为图1在图2所示时序图中的T2时间段的等效电路图。图5为本专利技术的另一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图6为图5所示像素补偿电路中各信号的时序图。图7为图5在图6所示时序图中开机上电时间段的电路图。图8为图5在图6所示时序图中的T1时间段的等效电路图。图9为图5在图6所示时序图中的T2时间段的等效电路图。图10为本专利技术的再一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图11为图10所示像素补偿电路中各信号的时序图。图12为本专利技术的再再一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图13为图12所示像素补偿电路中各信号的时序图。图14为本专利技术的第五种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图15为图14所示像素补偿电路中各信号的时序图。图16为本专利技术的第六种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图17为图16所示像素补偿电路中各信号的时序图。具体实施方式为能详细说明本专利技术的技术特征及功效，并可依照本说明书的内容来实现，下面对本专利技术的实施方式进一步说明。图1示例性示出本专利技术众多实施例中的一种单晶硅晶体管CMOS驱动显示的像素补偿电路的实施例。该单晶硅晶体管CMOS驱动显示的像素补偿电路包括驱动晶体管DM、电容C、第一开关单元1、第二开关单元2、第三开关单元3、第四开关单元4、第五开关单元5。驱动晶体管DM的漏极与发光器件L的阳极电气连接。电容C的一端与驱动晶体管DM的源极电气连接。第一开关单元1包括第一、二、三端11、12、13，数据信号从第一开关单元1的第一端11输入，第一开关单元1的第二端12与电容C的另一端电气连接。Vdt表示数据信号的电压。第二开关单元2包括第一、二、三端21、22、23，第一基准电压Vi从第二开关单元2的第一端21输入，第二开关单元2的第二端22与驱动晶体管DM的栅极电气连接。第三开关单元3包括第一、二、三端31、32、33，第二基准电压Vf从第三开关单元3的第一端31输入，第三开关单元3的第二端32与驱动晶体管DM的漏极电气连接。第四开关单元4包括第一、二、三端41、42、43，第四开关单元4的第一端41与工作电压端电气连接，第四开关单元4的第二端42与驱动晶体管DM的源极电气连接。Vdd表示工作电压。第五开关单元5包括第一、二、三端51、52、53，第五开关单元5的第一端51与第一开关单元1的第二端12电气连接，第五开关单元5的第二端52与第二开关单元2的第二端22电气连接。第一控制信号Scan从第一开关单元1的第三端13输入控制第一开关单元1的第一端11、第二端12连通或断开，第一控制信号Scan从第二开关单元2的第三端23输入控制第二开关单元2的第一端21、第二端22连通或断开，第一控制信号Scan从第三开关单元3的第三端33输入控制第三开关单元3的第一端31、第二端32连通或断开，即第一控制信号Scan从第一、本文档来自技高网...

【技术保护点】
一种单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，包括：驱动晶体管，其漏极与发光器件的阳极电气连接；电容，其一端与所述驱动晶体管的源极电气连接；第一开关单元，其第一端用于输入数据信号，其第二端与所述电容的另一端电气连接；第二开关单元，其第一端用于输入第一基准电压，其第二端与所述驱动晶体管的栅极电气连接；第三开关单元，其第一端用于输入第二基准电压，其第二端与所述驱动晶体管的漏极电气连接；第四开关单元，其第一端与工作电压端电气连接，其第二端与所述驱动晶体管的源极电气连接；第五开关单元，其第一端与所述第一开关单元的第二端电气连接，其第二端与所述第二开关单元的第二端电气连接；其中，第一控制信号从所述第一、二、三开关单元的第三端输入控制相应的第一端、第二端连通或断开，第一控制信号从所述第四、五开关单元的第三端输入控制相应的第一端、第二端连通或断开或者第二控制信号从所述第四、五开关单元的第三端输入控制相应的第一端、第二端连通或断开；所述发光器件的阴极与公共接地极电气连接。

【技术特征摘要】
1.一种单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，包括：驱动晶体管，其漏极与发光器件的阳极电气连接；电容，其一端与所述驱动晶体管的源极电气连接；第一开关单元，其第一端用于输入数据信号，其第二端与所述电容的另一端电气连接；第二开关单元，其第一端用于输入第一基准电压，其第二端与所述驱动晶体管的栅极电气连接；第三开关单元，其第一端用于输入第二基准电压，其第二端与所述驱动晶体管的漏极电气连接；第四开关单元，其第一端与工作电压端电气连接，其第二端与所述驱动晶体管的源极电气连接；第五开关单元，其第一端与所述第一开关单元的第二端电气连接，其第二端与所述第二开关单元的第二端电气连接；其中，第一控制信号从所述第一、二、三开关单元的第三端输入控制相应的第一端、第二端连通或断开，第一控制信号从所述第四、五开关单元的第三端输入控制相应的第一端、第二端连通或断开或者第二控制信号从所述第四、五开关单元的第三端输入控制相应的第一端、第二端连通或断开；所述发光器件的阴极与公共接地极电气连接。2.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第一开关单元包括第一晶体管，该第一晶体管的源极作为该第一开关单元的第一端，该第一晶体管的漏极作为该第一开关单元的第二端，该第一晶体管的栅极作为该第一开关单元的第三端。3.根据权利要求1所述的单晶硅晶体管CMOS驱动...

【专利技术属性】
技术研发人员：吴素华，黎守新，
申请(专利权)人：成都晶砂科技有限公司，
类型：发明
国别省市：四川,51