一种高电源抑制比的电压调节器电路制造技术

本发明专利技术提出了一种可用于智能卡芯片的高电源抑制比的电压调节器电路。为了提高高频的电源抑制比，使用NMOS作为输出级的功率管。同时，本发明专利技术提出了一种电源选择电路，保证电压调节器在C类电源条件下也可以正常工作。

A voltage regulator circuit with high power supply rejection ratio

The present invention provides a voltage regulator circuit for a high power supply rejection ratio of a smart card chip. To improve the PSRR of the high frequency, the NMOS is used as the output stage of the power transistor. At the same time, the invention provides a power supply selection circuit to ensure that the voltage regulator can operate normally under the condition of class C power supply.

【技术实现步骤摘要】
一种高电源抑制比的电压调节器电路
本专利技术属于集成电路
，涉及一种电压调节器电路，尤其是高电源抑制比的电压调节器电路。
技术介绍
在电源管理领域，电压调节器(LDO)被广泛领域。电压调节器是模拟电路中用于稳定电压的电路，对于智能卡类电源稳压器而言，其目的是为大量的存储单元(例如CPU，SRAM，FLASH)提供稳定的电源，保证在合理的工作电压范围内。在智能卡芯片中，外部VCC电源可以工作在A类(4.5V～5.5V)，B类(2.7V～3.3V)和C类(1.62V～1.98V)三种工作电压下，因此需要内部集成电压调节器，将外部的VCC电压，转变为较低的内部电压(1V～1.5V)，给内部电路使用。本专利技术提出一种高电源抑制比的电压调节器电路，可以在很宽的频率范围内(到MHz级别)，提供足够高的电源抑制比。
技术实现思路
本专利技术提出了一种高电源抑制比的电压调节器电路。通常的电压调节器电路采用PMOS作为输出级功率管，而补偿方式通常为米勒补偿的方式。因为米勒补偿的存在，导致高频的时候，输出功率管的栅极和漏极短接，输出级功率管为二极管导通形式，从而高频的电源抑制比值很差。为了提高高频的电源抑制比，在本专利技术中，输出级功率管采用NMOS管，而补偿方式采用在NMOS的栅极加补偿电容的形式。在低频的情况下，电源抑制比由环路的增益决定，而在高频的情况下，电源抑制比主要由功率管栅极的补偿电容和功率管的栅极和漏极间的电容Cgd的比值决定。通过选择合适的补偿电容的值，可以提高高频的电源抑制比值。本专利技术电路包括核心(CORE)和电源选择电路。在CORE电路中，包括运放，输出级功率管NM1，环路补偿电容C1，输出滤波电容C2和反馈电阻RF1，RF2.在本专利技术中，为了提供高频的电源抑制比，功率管NM1选择NMOS的形式。NM1可以是各种类型的高压NMOS器件，包括标准的高压器件，在独立高压N阱中的高压NMOS器件，低阈值高压NMOS，甚至本征高压NMOS。对于智能卡芯片而言，当工作在C类时，芯片电源VCC的电压范围为1.62V～1.98V，如果运放的输入电源为芯片的外加电源VCC，运放中的电路会存在电压裕度不够的问题，导致环路增益下降，降低电源抑制比。在本专利技术中，运放电路的电源由电源选择电路来提供，在电源选择电路中，利用电荷泵电路，可以输出2倍VCC的电压作为运放的电源电压，从而保证在C类电源条件下，运放电路有足够的电压裕度。为了防止在A，B类条件下，运放电源电压过高，导致运放电路的器件过压的问题，本专利技术中包括电源检测电路，检测到芯片电源VCC在A，B类工作时，电源检测电路的输出信号为低电平，电荷泵电路关闭，输出电压为芯片电源电压VCC，当芯片电源VCC在C类工作时，电源检测电路输出为高电平，电荷泵电路使能，输出电压为2倍VCC。从而保证在整个芯片电源的工作范围内，运放中的电路有足够的电压裕度，也不会有过压的问题。附图说明图1电压调节器电路的结构图图2电源选择电路的结构图具体实施方式为使本专利技术实现的技术手段、创作特征、达成目的与功效易于理解，下面结合具体实施方式，进一步阐述本专利技术。下面结合附图具体介绍本专利技术工作原理电压调节器电路如图1所示，电压调节器电路分为电源选择电路(101)和CORE电路(102)。电源选择电路(101)中，根据VCC的不同电压，给CORE电路中的运放电路提供合适的电源电压(VCC_OP)。在CORE电路(102)中，具体包括运放(OP)(103)，输出级功率管NM1(104)，环路补偿电容C1(105)，输出滤波电容C2(106)，反馈电阻RF1(107)和RF2(108)。运放(103)的正端输入接参考电压VREF，负端输入接反馈电阻RF1的负端和反馈电阻RF2的正端，运放(103)的输出接环路补偿电容C1(105)的正端和功率管NM1(104)的栅极，运放(103)的电源接电源选择电路的输出。环路补偿电容C1(105)的正端接运放(103)的输出，以及功率管NM1(104)的栅极，负端接地。功率管NM1(103)的栅极接运放(103)的输出，以及环路补偿电容C1(105)的正端，漏极接电源电压VCC，源极接输出电压VOUT。功率管NM1(103)的衬底可以按照选择器件类型的不同，选择接输出电压VOUT或者接地。输出滤波电容C2(106)的正端接输出电压VOUT，负端接地。反馈电阻RF1(107)的正端接输出电压VOUT，负端电压接RF2(108)的正端和运放(103)的负输入端。反馈电阻RF2(108)的正端接反馈电阻RF1(107)的负端和运放(103)的负输入端，负端接地。CORE电路根据输入VREF的电压和反馈电阻的比例，在运放的负反馈的作用下，可以得到稳定的输出电压VOUT＝VREF*(1+RF1/RF2)。CORE电路(102)中的输出级功率管是NMOS器件，从而可以消除米勒补偿造成的高频高频抑制比过低的问题。在高频情况下，电源抑制比主要由NM1(104)栅极NG的环路补偿电容C1(105)和NM1的Cgd的电容值决定。增大C1的值可以提高高频的电源抑制比。CORE电路在芯片工作电源VCC为A类和B类的情况下工作得很好，但是在C类的情况下，运放会存在电压裕度不足的问题，从而会降低环路增益和电源抑制比。本专利技术提出电源选择电路来解决这个问题。图2是本专利技术中提出的电源选择电路，包括电源检测电路(201)和电荷泵电路(202)。电源检测电路(201)用来检测芯片的工作电压范围，而电荷泵电路可以输出1倍或者2倍VCC的电压来作为运放的电源。电源检测电路(201)的三端分别和电源电压VCC，参考电压VREF，以及电荷泵电路相连。电荷泵电路(202)的三端分别和电源电压VCC，电源选择电路，以及运放电路相连。电源检测电路(201)检测芯片电源电压VCC和参考电压VREF的电压，输出pump_en信号给电荷泵电路。当VCC在A类和B类工作时，电源检测输出信号pump_en的值为低电平，电荷泵电路关闭，输出电压VCC_OP等于芯片电源电压VCC。而当芯片在C类工作的时候，电源检测电路的输出信号pump_en为高电平，电荷泵电路工作，输出电压VCC_OP等于2倍芯片电源电压。通过根据芯片电源的不同电压状态，给运放的电源提供不同的VCC_OP电压值，从而保证在整个芯片电源电压的工作范围内，运放中的器件都有足够的电压裕度，从而保证电压调节器电路有足够高的环路增益和电源抑制比。以上显示和描述了本专利技术的基本原理、主要特征和本专利技术的优点。本行业的技术人员应该了解，本专利技术不受上述实施例的限制，上述实施例和说明书中描述的只是说明本专利技术的原理，在不脱离本专利技术精神和范围的前提下，本专利技术还会有各种变化和改进，这些变化和改进都落入要求保护的本专利技术范围内。本专利技术要求保护范围由所述的权利要求书及其等效物界定。本文档来自技高网...

【技术保护点】
一种高电源抑制比的电压调节器电路，其特征在于包括两部分：电压调节核心电路和电源选择电路。

【技术特征摘要】
1.一种高电源抑制比的电压调节器电路，其特征在于包括两部分：电压调节核心电路和电源选择电路。2.如权限要求1所述的一种高电源抑制比的电压调节器电路，其特征在于电压调节核心电路由一个运放，功率管NM1，环路补偿电容C1，输出滤波电容C2和两个反馈电阻RF1,RF2构成,其中：运放的正端输入接参考电压，负端输入接反馈电阻RF1的负端和反馈电阻RF2的正端；运放的输出接环路补偿电容C1的正端和功率管NM1的栅极，运放的电源接电源选择电路的输出；环路补偿电容C1的正端接运放的输出，以及功率管NM1的栅极，负端接地；功率管NM1的栅极接运放的输出，以及环路补偿电容C1的正端，漏极接电源电压，源极接输出电压；功率管NM1的衬底可以按照选择器件类型的不同，选择接输出电压或者接地；输出滤波电容C2的正端接输出电压，负端接地；反馈电阻RF1的正端接输出电压...

【专利技术属性】
技术研发人员：彭瑱，马哲，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：北京,11